[发明专利]处理器通信有效
| 申请号： | 201210489571.7 | 申请日： | 2012-11-21 |
| 公开（公告）号： | CN103198048B | 公开（公告）日： | 2018-01-26 |
| 发明（设计）人： | D·史密斯 | 申请（专利权）人： | 意法半导体(R&D)有限公司 |
| 主分类号： | G06F15/167 | 分类号： | G06F15/167 |
| 代理公司： | 北京市金杜律师事务所11256 | 代理人： | 王茂华,李峥宇 |
| 地址： | 英国白*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施方式涉及处理器通信。具体地，涉及一种处理器模块，包括处理器，配置用于与至少一个另一处理器模块处理器共享数据；存储器映射外围设备，配置用于与至少一个另一处理器存储器映射外围设备通信，以控制数据的共享，其中，存储器映射外围设备包括发送方部分，该发送方部分包括数据请求生成器，其配置用于根据来自处理器的数据请求寄存器写信号而向另一处理器模块输出数据请求指示符；确认等待信号生成器，配置用于根据来自另一处理器模块的数据确认信号而向处理器输出确认等待信号，其中，数据请求生成器数据请求指示符还取决于数据确认信号，并且确认等待信号生成器确认等待信号还取决于确认等待寄存器写信号。 | ||
| 搜索关键词： | 处理器 通信 | ||
【主权项】：
一种处理器模块，包括：处理器，其配置用于与至少一个另一处理器模块处理器共享数据；以及存储器映射外围设备，其配置用于与至少一个另一处理器存储器映射外围设备通信，以控制所述数据的共享，其中，所述存储器映射外围设备包括发送方部分，该发送方部分包括：数据请求生成器，配置用于根据来自所述处理器的数据请求寄存器写信号而向所述另一处理器模块输出数据请求指示符；以及确认等待信号生成器，配置用于根据来自所述另一处理器模块的数据确认信号而向所述处理器输出确认等待信号，其中，所述数据请求生成器数据请求指示符还取决于所述数据确认信号，并且所述确认等待信号生成器确认等待信号还取决于所述确认等待寄存器写信号，其中，所述数据请求生成器包括：第一触发器，直接耦合至所述处理器模块并且配置用于接收作为置位输入的所述数据请求寄存器写信号、作为主控清除输入的所述确认等待信号，并且输出第一临时数据请求信号，其中，所述数据请求生成器包括：AND逻辑组合器，配置用于接收作为第一输入的所述第一临时数据请求信号、作为第二输入的反相确认等待信号，并且输出第二临时数据请求信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(R&D)有限公司，未经意法半导体(R&D)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210489571.7/，转载请声明来源钻瓜专利网。
