[发明专利]基于时钟关断的低功耗模式管理SOC芯片的电路及方法无效
| 申请号： | 201210269384.8 | 申请日： | 2012-07-31 |
| 公开（公告）号： | CN102799260A | 公开（公告）日： | 2012-11-28 |
| 发明（设计）人： | 廖裕民 | 申请（专利权）人： | 福州瑞芯微电子有限公司 |
| 主分类号： | G06F1/32 | 分类号： | G06F1/32;G06F13/38 |
| 代理公司： | 福州市鼓楼区京华专利事务所(普通合伙) 35212 | 代理人： | 宋连梅 |
| 地址： | 350000 福建省*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于时钟关断的低功耗模式管理SOC芯片的电路及方法，通过CPU配置打开低功耗开关,再运行一使CPU进入睡眠状态的指令,使CPU进入低功耗模式；控制电路监控CPU输出的睡眠状态输出是否有效；在CPU输出的睡眠状态输出有效后,所述控制电路向DDR发出自刷新模式请求，然后开始监控DDR是否输出已进入自刷新模式反馈；当CPU接收到DDR已进入自刷新模式的反馈后，CPU控制时钟产生电路关闭所有输出时钟，至此整个SOC芯片系统进入低功耗模式。本发明低功耗模式进入和退出的整个过程不需要软件干预，硬件自动完成CPU低功耗和DDR低功耗的进入和退出，过程清晰,稳定性好。 | ||
| 搜索关键词： | 基于 时钟 功耗 模式 管理 soc 芯片 电路 方法 | ||
【主权项】：
一种基于时钟关断的低功耗模式管理SOC芯片的电路，其特征在于：包括：CPU、时钟产生电路、控制电路、DDR以及SOC芯片系统中的其他所有电路，所述控制电路分别连接所述CPU、时钟产生电路以及DDR，所述时钟产生电路分别连接所述CPU、DDR以及SOC芯片系统中的其他所有电路；所述CPU，负责控制低功耗开关，当CPU配置打开低功耗开关,再运行一使CPU进入睡眠状态的指令，使CPU进入低功耗模式；所述DDR，是SOC芯片系统中的主存储器；所述时钟产生电路，负责将晶振时钟作为源时钟，以此产生整个系统各个电路所需要的所有时钟；所述SOC芯片系统中的其他所有电路，通过所述时钟产生电路控制SOC芯片系统中的其他所有电路进入低功耗模式；所述控制电路，负责在CPU打开低功耗开关后,执行低功耗模式进入和退出的整个过程，包括：在低功耗开关打开之后,控制电路开始监控CPU输出的睡眠状态输出是否有效，在CPU输出的睡眠状态输出有效后,所述控制电路向DDR发出自刷新模式请求，然后开始监控DDR是否输出已进入自刷新模式反馈；当CPU接收到DDR已进入自刷新模式的反馈后，CPU控制时钟产生电路关闭所有输出时钟，SOC芯片系统中的其他所有电路也进入低功耗模式，至此整个SOC芯片系统进入低功耗模式。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州瑞芯微电子有限公司，未经福州瑞芯微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210269384.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种用于马赛克排板机的新型吸盘装置
- 下一篇：一种伞型波浪能收集装置
