[发明专利]LDPC解码器的有效存储的实现有效
| 申请号： | 201210034016.5 | 申请日： | 2012-02-15 |
| 公开（公告）号： | CN102611460A | 公开（公告）日： | 2012-07-25 |
| 发明（设计）人： | 周正华;李震桁 | 申请（专利权）人： | 香港应用科技研究院有限公司 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 张春媛;阎娬斌 |
| 地址： | 中国香港*** | 国省代码： | 中国香港;81 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种计算机处理器可实现的用于对低密度奇偶校验检查(LDPC)码解码的方法，包括：接收对数似然比(LLR)输入比特流；对LLR输入比特流执行组合的比特解交织和重新排序过程，并存储在物理存储空间中，包括：对于LLR输入比特流中的每个LLR比特，确定逻辑存储地址，对于LLR输入比特流中的每个LLR比特，从LLR比特的逻辑存储地址确定物理存储地址；解码存储在物理存储空间的LLR输入比特流；以及对于解码的LLR输入比特流执行组合的解重新排序和解映射过程。 | ||
| 搜索关键词： | ldpc 解码器 有效 存储 实现 | ||
【主权项】：
一种计算机处理器可实现的用于对低密度奇偶校验检查(LDPC)码解码的方法，包括：接收对数似然比(LLR)输入比特流；对于LLR输入比特流执行组合的比特解交织和重新排序过程，并存储在物理存储空间，包括：对于LLR输入比特流中的每个LLR比特，确定逻辑存储地址，对于LLR输入比特流中的每个LLR比特，从LLR比特的逻辑存储地址确定物理存储地址；解码存储在物理存储空间的LLR输入比特流；以及对于解码的LLR输入比特流执行组合的解重新排序和解映射过程。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于香港应用科技研究院有限公司，未经香港应用科技研究院有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210034016.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
