[发明专利]对无依赖性并行区优化的直写式高速缓存及性能改进方法有效
| 申请号： | 201210029541.8 | 申请日： | 2012-02-10 |
| 公开（公告）号： | CN102681948A | 公开（公告）日： | 2012-09-19 |
| 发明（设计）人： | A·E·艾臣博格;A·加拉;M·欧玛克特;V·斯里尼发桑 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 邹姗姗 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于改进并行计算机系统的性能的装置、方法与计算机程序产品。与第一处理器的第一本地高速缓存存储器设备相关联的第一硬件本地高速缓存控制器检测由运行程序代码的第二处理器对第一高速缓存线的伪共享的发生，并且允许该第二处理器对所述第一高速缓存线的伪共享。当第一硬件本地高速缓存控制器更新第一本地高速缓存存储器设备中的第一高速缓存线的第一部分且第二硬件本地高速缓存控制器随后更新第二本地高速缓存存储器设备中的所述第一高速缓存线的第二部分时，发生对所述第一高速缓存线的伪共享。 | ||
| 搜索关键词： | 依赖性 并行 优化 直写式 高速缓存 性能 改进 方法 | ||
【主权项】：
一种用于改进并行计算系统的性能的装置，该装置包括：多个处理器，每个处理器都具有本地高速缓存存储器设备，且每个处理器都运行无数据依赖性的软件程序区的程序代码，每个处理器的本地高速缓存存储器设备与更新该本地高速缓存存储器设备中的高速缓存线的硬件本地高速缓存控制器相关联；及第一硬件本地高速缓存控制器，该第一硬件本地高速缓存控制器与第一处理器的第一本地高速缓存存储器设备相关联，用于检测由运行所述程序代码的第二处理器对第一高速缓存线的伪共享的发生并且允许该第二处理器对所述第一高速缓存线的伪共享，当所述第一硬件本地高速缓存控制器更新所述第一本地高速缓存存储器设备中的第一高速缓存线的第一部分且第二硬件本地高速缓存控制器随后更新第二本地高速缓存存储器设备中的所述第一高速缓存线的第二部分时，发生对所述第一高速缓存线的伪共享。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210029541.8/，转载请声明来源钻瓜专利网。
- 上一篇：饲养场空气过滤装置
- 下一篇：防MCU或驱动IC故障的同步脉冲控制电路
