[发明专利]基于CPLD的PROFIBUS-DP主站实现系统及方法有效
| 申请号： | 201110446751.2 | 申请日： | 2011-12-28 |
| 公开（公告）号： | CN103186117A | 公开（公告）日： | 2013-07-03 |
| 发明（设计）人： | 胡平 | 申请（专利权）人： | 深圳市汇川控制技术有限公司;深圳市汇川技术股份有限公司 |
| 主分类号： | G05B19/418 | 分类号： | G05B19/418 |
| 代理公司： | 深圳市顺天达专利商标代理有限公司 44217 | 代理人： | 陆军 |
| 地址： | 518000 广东省深圳市福*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于CPLD的PROFIBUS-DP主站实现系统，包括主控CPU、复杂可编程逻辑器件、ASIC芯片、访问RAM的总线以及多个电平转换芯片；所述主控CPU经由所述复杂可编程逻辑器件连接到访问RAM的总线；所述ASIC芯片经由所述电平转换芯片连接到访问RAM的总线；所述复杂可编程逻辑器件根据所述主控CPU或ASIC芯片的总线使用请求及所述访问RAM的总线的状态将所述访问RAM的总线的控制权分配给所述主控CPU或ASIC芯片。本发明还提供了一种对应的方法。本发明通过主控CPU和ASIC芯片分享总线控制权，既减少了外围器件、降低了成本，又提高了系统性能、降低了系统出错的可能性。 | ||
| 搜索关键词： | 基于 cpld profibus dp 实现 系统 方法 | ||
【主权项】：
一种基于CPLD的PROFIBUS‑DP主站实现系统，其特征在于：包括主控CPU、复杂可编程逻辑器件、ASIC芯片、访问RAM的总线以及多个电平转换芯片；所述主控CPU经由所述复杂可编程逻辑器件连接到访问RAM的总线；所述ASIC芯片经由所述电平转换芯片连接到访问RAM的总线；所述复杂可编程逻辑器件根据所述主控CPU或ASIC芯片的总线使用请求及所述访问RAM的总线的状态将所述访问RAM的总线的控制权分配给所述主控CPU或ASIC芯片，所述电平转换芯片将来自所述ASIC芯片的信号转换为与所述复杂可编程逻辑器件的工作电压匹配的信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市汇川控制技术有限公司;深圳市汇川技术股份有限公司，未经深圳市汇川控制技术有限公司;深圳市汇川技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110446751.2/，转载请声明来源钻瓜专利网。
- 上一篇：像素电路、显示装置及驱动方法
- 下一篇：晶片加热器及电子迁移率检测装置
