[发明专利]基于FPGA的通用波束形成装置

摘要

本发明涉及阵列信号处理技术。本发明针对现有技术波束形成装置只能进行单一形状的波束形成，通用性不强的缺点，公开了一种基于FPGA的通用波束形成装置。本发明的基于FPGA的通用波束形成装置，包括数据预处理单元1、加权求和单元2、权系数向量生成单元3、数据结果处理单元4、控制单元5及多路选择器10。本发明通过多路选择器控制缓存器、运算器和反运算器是否接入，从而控制输出的波束形成数据，能够实现窄带波束、宽带波束和多波束输出。本发明利用一个通用结构产生各种波束形成数据，控制灵活，提高了系统的信号处理能力，有利于系统的功能扩展和升级。同时，使用通用波束形成结构可以缩短开发周期，节约成本。

主权项

1.基于FPGA的通用波束形成装置，包括数据预处理单元、权系数向量生成单元、加权求和单元、数据结果处理单元和控制单元；所述数据预处理单元，用于对M路输入数据向量进行预处理，其输出数据连接到加权求和单元；所述权系数向量生成单元，用于存储波束形成的权系数向量，在一个时钟周期内，输出M个权系数，构成一组系数向量，并依次输出到加权求和单元；所述加权求和单元，包括乘法器、加法器；用于完成M路输入数据向量与M个权系数的加权运算，若M路输入数据向量为x₁，x₂，...，x_M，M个权系数向量为w₁，w₂，...，w_M，输出为y，则其输出数据连接数据结果处理单元；所述数据结果处理单元，用于对加权求和单元输出的数据进行处理，输出波束形成数据；所述控制单元，用于完成输入数据向量与权系数向量的同步生成、其它单元的控制、波束形成模式的参数设置；其特征在于：所述数据预处理单元包括由缓存器和运算器串联构成的M路数据处理通道，所述缓存器和运算器是否接入通道由控制单元根据设置的波束形成模式的参数进行控制；所述数据结果处理单元包括由缓存器和反运算器构成的数据处理通道，所述缓存器和反运算器是否接入通道由控制单元根据设置的波束形成模式的参数进行控制；所述控制单元通过多路选择器控制缓存器、运算器和反运算器是否接入；M为阵列中阵元数量。