[发明专利]一种现场可编程逻辑门阵列触发器传播延迟的测试电路

摘要

一种现场可编程逻辑门阵列触发器传播延迟的测试电路，包括振荡器使能电路、被测异步复位触发器链和复位信号选择电路。本发明通过构建一种环形振荡器来实现对FPGA中触发器信号传播延迟的测试，振荡器的环路中包含了一系列被测触发器，特别是采用了一种级联结构，触发器的输出端连接到下一级触发器的时钟端，输出端所产生的上升沿或者下降沿将驱动环振中的下一级触发器，时钟沿穿越环路中每个触发器的时间之和即环振的振荡周期，最大限度地减少了被测延迟以外的干扰，能够比较精确地测量出FPGA中触发器的输出相对于时钟沿的信号传播延迟，为FPGA应用的时序分析提供了更为精确的参数模型。

主权项

一种现场可编程逻辑门阵列触发器传播延迟的测试电路，其特征在于，包括振荡器使能电路、被测异步复位触发器链和复位信号选择电路；其中振荡器使能电路由异步复位触发器(201)、2输入“或”逻辑门(202)和2输入“与”逻辑门(203)组成，异步复位触发器(201)的数据输入端和复位端连接到一起与振荡器的使能信号相连，异步复位触发器(201)的时钟端与被测异步复位触发器链路中的第一级触发器的输出端相连，异步复位触发器(201)的反相输出端连接到2输入“或”逻辑门(202)的一个输入端，2输入“或”逻辑门(202)的另一个输入端与被测异步触发器链路中最后一级触发器的输出端相连，2输入“或”逻辑门(202)的输出端连接到2输入“与”逻辑门(203)的一个输入端，2输入“与”逻辑门(203)的另一个输入端与异步复位触发器(201)的数据输入端和复位端连接，2输入“与”逻辑门(203)的输出端作为测试电路的输出端与被测异步复位触发器链路中第一级触发器的时钟端相连；被测异步复位触发器链包含至少两个被测触发器，所有被测触发器串行级连，其中第一级触发器的输出端连接到下一级触发器的时钟端和振荡器使能电路中异步复位触发器(201)的时钟端，同时通过复位信号选择电路连接到最后一级触发器复位端；最后一级触发器的输出端通过振荡器使能电路连接到第一级触发器的时钟端，同时通过复位信号选择电路连接到倒数第二级触发器的复位端，除第一级和最后一级触发器以外，其余任意一级触发器的输出端连接到下一级触发器的时钟端并通过复位信号选择电路连接到上一级触发器的复位端，被测异步复位触发器链中每个被测触发器的数据输入端均与固定电平连接；复位信号选择电路由与被测触发器数量相同的2输入逻辑门组成，每个2输入逻辑门对应一个被测触发器，每个2输入逻辑门的输出端分别连接到所对应被测触发器的复位端，每个2输入逻辑门的其中一个输入端接全局复位信号，另一个输入端与其所对应下一级触发器的输出端相连接，与最后一级触发器相对应的2输入逻辑门的另一个输入端与第一级被测触发器的输出端相连。