[发明专利]集成电路版图验证并行处理解决方案

摘要

本发明是一种适用于集成电路版图验证工具中的并行处理方案，所属的技术领域是集成电路计算机辅助设计领域，尤其是涉及集成电路版图的设计规则检查(DRC)和版图与原理图的一致性检查(LVS)领域。本发明创造性地提出了基于命令调度图的多进程(Manager-Worker模型)和基于单元调用关系的多线程(Worker-Slave模型)并行处理方法，并将这两种方法相结合用于解决甚大规模集成电路版图验证过程中所面临的运行时间过长，验证效率低，进而导致版图无法验证的问题。实际应用中表明，该并行处理方案能够在用户可接受的时间内解决超大规模版图验证问题。

主权项

一种甚大规模集成电路版图验证并行处理方案，其技术特征在于包含以下两个模型：①Manager‑Worker模型。Manager是生产者，Worker是消费者。Manager负责生产出每条命令，由Worker执行，Worker执行完毕后将结果反馈给Manager，Manager获得结果后生产出新的命令，直到所有命令都执行完毕。②Worker‑Slave模型。在Worker‑Slave模型中，Worker是生产者，Slave是消费者。Worker负责生产出每个可执行单元，由Slave执行，Slave执行完毕后将结果反馈给Worker，Worker获得结果后根据单元调用关系图后生产出新的命令，直到所有单元都执行完毕。