[实用新型]基于FPGA的高速电能质量处理单元

摘要

本实用新型提供了一种基于FPGA的高速电能质量处理单元，属于供电监测技术领域。该处理单元包括FPGA芯片，FPGA芯片中包括AD采样状态机、双端口RAM、FFT计算模块、总有效值计算模块、暂态检测模块、频率计算模块、采样脉冲生成模块及录波控制模块；FPGA芯片内还设有多端口内存控制器MPMC，MPMC通过NPI接口分别与AD采样状态机、频率计算模块及录波控制模块连接；双端口RAM通过CPU异步总线与CPU连接；外部的1588脉冲输入及GPS脉冲输入分别接入采样脉冲生成模块的输入端，采样脉冲生成模块的输出端通过AD采样脉冲接入AD器件的输入端；AD采样状态机的输出端通过AD控制总线接入AD器件的输入端，AD器件的输出端通过AD数据总线接入AD采样状态机的输入端；MPMC通过DDR总线与DDR SDRAM连接。

主权项

一种基于FPGA的高速电能质量处理单元，包括FPGA芯片，所述FPGA芯片中包括AD采样状态机、双端口RAM、FFT计算模块、总有效值计算模块、暂态检测模块、频率计算模块、采样脉冲生成模块及录波控制模块；所述FPGA芯片内还设有多端口内存控制器MPMC，所述MPMC通过NPI接口分别与所述AD采样状态机、频率计算模块及录波控制模块连接；其特征在于：所述双端口RAM通过CPU异步总线与CPU连接；外部的1588脉冲输入及GPS脉冲输入分别接入所述采样脉冲生成模块的输入端，所述采样脉冲生成模块的输出端通过AD采样脉冲接入AD器件的输入端；所述AD采样状态机的输出端通过AD控制总线接入所述AD器件的输入端，所述AD器件的输出端通过AD数据总线接入所述AD采样状态机的输入端；所述MPMC通过DDR总线与DDR SDRAM连接。