[发明专利]基于全展开的全流水128位精度浮点累加器

摘要

本发明公开了一种基于全展开的全流水128位精度浮点累加器，要解决的主要技术问题是提供一种实现无精度损失累加的累加器。本发明由全展开浮点累加模块和规格化模块组成，全展开浮点累加模块由尾数加法模块、存储模块和快速进位模块组成。存储模块由四个存储体、一个计数器和四个选择器组成；尾数加法模块由求补部件、移位部件、操作数A寄存器、操作数B寄存器、加法模块，加法结果寄存器和第一标志位更新部件组成；快速进位模块由进位终止因子地址生成部件、进位终止因子地址寄存器、进位终止因子生成部件、进位信息寄存器、进位终止因子寄存器、进位加法器、进位加法结果寄存器和第二标志位更新部件组成。本发明可提高累加器的精度和速度。

主权项

一种基于全展开的全流水128位精度浮点累加器，其特征在于该累加器由全展开浮点累加模块和规格化模块组成，全展开浮点累加模块和规格化模块相连，全展开浮点累加模块由尾数加法模块、存储模块和快速进位模块组成：存储模块与尾数加法模块、快速进位模块、规格化模块相连，存储累加过程中的全展开的部分累加和及相应的标志位；尾数加法模块与存储模块和快速进位模块相连，尾数加法模块从外部接收操作数B′，将操作数B′的指数作为操作数A地址发送到存储模块，读取存储模块中存储的全展开部分累加和中的操作数A的地址所对应位置的数据作为操作数A，然后对操作数A和操作数B′的尾数进行相加，并以操作数A地址作为加法结果地址，将加法结果写到存储模块中，同时将进位信息发送到快速进位模块；快速进位模块与存储模块和尾数加法模块相连，它向存储模块发送进位终止因子地址，读取存储模块中存储的全展开部分累加和中的相应位置的数据作为进位终止因子，同时从尾数加法模块接收进位信息，然后将进位信息和进位终止因子相加，得到进位加法结果，并以进位终止因子地址作为进位加法结果地址，将进位加法结果写到存储模块中；规格化模块与存储模块相连，它从存储模块中读取部分累加和结果，并对部分累加和结果进行规格化，输出最终的规格化累加结果。