[发明专利]一种实现预读式FIFO的方法和预读式FIFO有效

专利信息
申请号: 201010001523.X 申请日: 2010-01-04
公开(公告)号: CN102117193A 公开(公告)日: 2011-07-06
发明(设计)人: 林晖 申请(专利权)人: 杭州华三通信技术有限公司
主分类号: G06F5/10 分类号: G06F5/10
代理公司: 北京德琦知识产权代理有限公司 11018 代理人: 谢安昆;宋志强
地址: 310053 浙江省杭州市高新技术产业*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种实现预读式先入先出存储器(FIFO)的方法和预读式FIFO,其中,输出寄存器的设置使得原来由RAM输出和后续用户逻辑单元的操作构成的关键路径被打破,输出通过单独的寄存器完成,输出延迟减小,从而使预读式FIFO更好地满足时序要求。另外,使能控制器在确定RAM为非空状态且输出寄存器为空状态,或者接收到读请求时,使输入FIFO控制器的读信号有效,并使能输出寄存器输出数据;否则,使输出FIFO控制器的读信号无效,并锁存输出寄存器,通过该方式,使能控制器能够保证在增加一级寄存器的基础上,仍能够保证预读方式的准确实现。
搜索关键词: 一种 实现 预读式 fifo 方法
【主权项】:
一种预读式先入先出寄存器FIFO,该FIFO包括FIFO控制器、输入寄存器和随机存储器RAM;其特征在于,还包括:输出寄存器和使能控制器,且所述输出寄存器、输入寄存器和RAM均属于RAM硬核中的存储资源;所述使能控制器,用于确定所述RAM为非空状态且所述输出寄存器为空状态,或者接收到读请求时,使输入所述FIFO控制器的读信号有效,并使能所述输出寄存器输出数据;否则,使输入所述FIFO控制器的读信号无效,并锁存所述输出寄存器;所述FIFO控制器,用于没有收到有效的读信号时,通过所述输入寄存器设置所述RAM的读地址指向RAM中当前待读取的数据;收到有效的读信号时,通过所述输入寄存器设置所述RAM的读地址指向RAM中下一待读取的数据;所述RAM,用于按照读时钟和被设置的读地址,以先入先出的方式输出被写入的数据给所述输出寄存器;所述输出寄存器,用于在被使能时,按照读时钟输出寄存的数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州华三通信技术有限公司,未经杭州华三通信技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010001523.X/,转载请声明来源钻瓜专利网。

同类专利
  • 目标对象的信息的处理方法和装置-201610575902.7
  • 许坚铭 - 网易(杭州)网络有限公司
  • 2016-07-19 - 2019-08-06 - G06F5/10
  • 本发明公开了一种目标对象的信息的处理方法和装置。其中,该方法包括:获取处于队列的头部的目标对象的信息,其中,队列用于存储退出预设群组的多个目标对象的信息,队列中的多个目标对象的信息按照单调顺序排序,目标对象的信息至少包括:目标对象退出预设群组的时间;判断目标对象退出预设群组的时长是否到达预设时长,其中,预设时长为允许目标对象再次加入预设群组的等待时长;如果目标对象退出预设群组的时长到达预设时长,则从队列中删除目标对象的信息。本发明解决了现有技术中通过遍历轮询的方式处理每个目标对象的信息,复杂度较高,效率较低的技术问题。
  • 确定性FIFO缓冲器-201510024382.6
  • D·W·孟德尔;D·豪 - 阿尔特拉公司
  • 2015-01-16 - 2019-07-05 - G06F5/10
  • 本发明的各实施例涉及确定性FIFO缓冲器。一个实施例涉及一种用于确定FIFO缓冲器的延时的方法。最高位被从FIFO写计数器和FIFO读计数器提供给输入比较逻辑,该输入比较逻辑在具有相同逻辑电平的最高写位和最高读位和具有不同逻辑电平的最高写位和最高读位之间区分。基于输入比较逻辑的输出来确定FIFO缓冲器的占用水平以及因此的延时。另一实施例涉及一种FIFO缓冲器,该FIFO缓冲器具有各自具有比对FIFO缓冲器寻址所需位长度长一位的位长度的写计数器和读计数器。另一实施例涉及一种调整FIFO缓冲器的延时的方法。其他实施例和特征也被公开。
  • 基于DSP平台的图像识别处理方法和系统-201711226579.3
  • 陈永康;尤伟军;赵振华 - 上海宝康电子控制工程有限公司
  • 2017-11-29 - 2019-06-04 - G06F5/10
  • 本发明涉及一种基于DSP平台的图像识别处理方法及系统,该方法利用信号量和FIFO图像数据队列相结合的方式实现对多种算法的单独调试,其中该系统中的DSP主控制器用以执行该图像识别方法。采用了该发明中的基于DSP平台的图像识别处理方法和系统,通过FIFO图像数据队列和上一级的信号量相结合的方式保证了多线程中图像识别的高效性,最后再通过MSG‑FIFO消息队列执行相应动作以将最终结果展示给用户。同时该图像识别处理方法中还包括一个看门狗线程,可以对图像识别处理方法及系统进行监控,保证了系统运行稳定性和健壮性,更便于集成多种图像识别算法。
  • 一种基于旋转队列体制的多功能FIFO存储器及其读写方法-201510602094.4
  • 高策;刘庆波;高路;朱杰斌;许彦章;何启明 - 上海无线电设备研究所
  • 2015-09-21 - 2018-08-14 - G06F5/10
  • 一种基于旋转队列体制的多功能FIFO存储器及其读写方法,将若干FIFO存储器组成旋转队列,旋转队列中的FIFO存储器按照循环顺序存储输入数据,实现对数据流的连续存储,当旋转队列中的某一个FIFO存储器被读取时,该FIFO存储器被移出旋转队列,同时将备用FIFO存储器填充到旋转队列中,取代被移出的FIFO存储器,保持旋转队列的完整性,以保证在读取数据时,写入的数据流依然可以被连续存储,本发明基于旋转队列体制实现对存储触发信号之前的数据流进行连续存储,在读取数据时,写入的数据流依然可以被连续存储,当存储触发信号到来时,触发信号之前的数据和触发信号之后的数据都可以被读写,具有更大的存储灵活性,应用范围更广。
  • 一种基于异步先进先出的SDRAM缓存器-201511000954.3
  • 李丽斯;殷晔;杨立杰;安佰岳;常路 - 北京航天测控技术有限公司
  • 2015-12-28 - 2017-07-04 - G06F5/10
  • 本发明公开了一种基于异步先进先出的SDRAM缓存器,包括写入FIFO,用于缓存数据采集系统采集到的数据;存储管理控制器,用于将写入FIFO的数据读出后,写入到两个SDRAM中当写入FIFO的数据为32位时,将数据的高比特位缓存至一SDRAM中,低比特位缓存至另一SDRAM中;当写入FIFO的数据为16位时,将数据缓存至一SDRAM后,再将数据缓存至另一SDRAM中;以及,用于从两个SDRAM中读出数据,并将读出的数据写入到读出FIFO;读出FIFO,用于缓存存储管理控制器写入的数据,并将数据传输至上位机。本发明具有价格便宜、使用方便、电路设计简单的优点,可以有效解决大量数据的缓存问题。
  • 一种低功耗的先入先出电路结构-201620093995.5
  • 李潇 - 启芯瑞华科技(武汉)有限公司
  • 2016-01-29 - 2016-09-07 - G06F5/10
  • 本实用新型提供一种低功耗的先入先出电路结构,包括存储体、用于控制在存储体写入数据地址的写控制电路,和用于控制从存储体读出数据地址的读控制电路,其特征在于:所述的存储体包括一个大容量存储体和一个小容量存储体;本电路结构还包括用于根据存储数据的多少来控制大容量存储体和小容量存储体开关的模式控制电路,模式控制电路的输入端分别与读控制电路和写控制电路连接,模式控制电路的输出端分别与大容量存储体和小容量存储体连接。通过本实用新型的电路结构,极大的减小了电路整体的功耗。
  • 数据帧队列管理方法-201510894444.9
  • 卢华;李波;王海砚;王昭 - 中国电子科技集团公司第十研究所
  • 2015-12-07 - 2016-03-30 - G06F5/10
  • 本发明提出的一种数据帧队列管理方法,旨在提供一种实现简单,消耗资源少,无需首尾地址来检索数据帧的管理方法。本发明通过下述技术方案予以实现:数据帧队列管理装置采用标识位来标识帧头帧尾,在数据帧中每一个元素配一个能够标识出数据帧的帧头和帧尾的帧标识,将数据帧元素和帧标识一并存入FIFO存储缓冲区;然后通过FPGA的帧计数器统计数据帧队列的帧数,得到帧计数值;数据帧队列管理装置读控制器接收完一帧数据后,通过帧计数器将帧计数值加1,输出一帧数据后,将帧计数值减1;数据帧输出时,数据帧队列管理装置读控制器从FIFO中读取帧标识和数据帧元素中,通过帧标识判读数据帧的帧头和帧尾,取出完整的帧数据输出。
  • 一种异步缓存方法、异步缓存器及集成电路-201310455730.6
  • 邵淑媛;黄雷 - 快捷半导体(苏州)有限公司
  • 2013-09-26 - 2015-04-15 - G06F5/10
  • 本发明公开了一种异步缓存方法,按照第二异步缓存器中间部分地址块的编码和虚拟地址块的编码对第一异步缓存器的地址块进行编码,所述第一异步缓存器的深度为小于第二异步缓存器的深度的任意偶数个地址块,所述第一异步缓存器在读写数据过程中,按照读或写指针指示的地址块的编码确定自身的状态;本发明同时还公开了一种异步缓存器及集成电路,通过本发明的方案,能够使异步缓存器的深度更加符合需求,避免使用大深度异步缓存器时,浪费较多寻址空间,并且结构简单,易于电路实现,尽可能的减小了异步缓存器的尺寸,更加利于使用异步缓存器的设备的小型化。
  • 折叠式FIFO存储器生成器-201310658886.4
  • 罗伯特·A·阿尔菲里 - 辉达公司
  • 2013-12-06 - 2014-06-11 - G06F5/10
  • 公开了折叠式FIFO存储器生成器。可以使用表示先进先出(FIFO)存储器的可综合代码来产生硬件元件或者系统中的FIFO存储器。为了更有效地使用FIFO中的存储数据的存储器元件,代码生成器可以生成线程束,其使得FIFO能够使用具有不同于FIFO的规格的规格(即深度和宽度)的存储器元件。例如,线程束使得128深、1位宽的FIFO能够将数据存储在具有每行存储8位的16行的存储器元件中。对于与FIFO通信的任何系统,尽管FIFO使用16×8存储器元件来实现,但FIFO的表现就像128×1FIFO。为了这样做,代码生成器可以生成线程束,其使得折叠式存储器元件的表现就像非折叠式存储器元件。
  • 一种异步缓存器和集成电路-201320608667.0
  • 邵淑媛;黄雷 - 快捷半导体(苏州)有限公司
  • 2013-09-26 - 2014-04-16 - G06F5/10
  • 本实用新型公开了一种异步缓存器,该异步缓存器为第一异步缓存器,所述第一异步缓存器的深度为小于第二异步缓存器的深度的任意偶数个地址块,所述任意偶数个地址块的编码为第二异步缓存器中间部分地址块的编码和虚拟地址块的编码;所述第一异步缓存器还包括:在读写数据过程中,按照读或写指针指示的地址块的编码确定第一异步缓存器的状态的状态指示器;本实用新型同时还公开了一种及集成电路,通过本实用新型的方案,能够使异步缓存器的深度更加符合需求,避免使用大深度异步缓存器时,浪费较多寻址空间,并且结构简单,易于电路实现,尽可能的减小了异步缓存器的尺寸,更加利于使用异步缓存器的设备的小型化。
  • 一种可调整存储单元大小的FIFO电路-201110025487.5
  • 迟志刚 - 上海华虹集成电路有限责任公司
  • 2011-01-24 - 2012-07-25 - G06F5/10
  • 本发明提出一种可调整存储单元大小的FIFO电路,电路包含FIFO存储单元、写指针生成逻辑单元、写片选生成逻辑单元、读片选生成逻辑单元、读指针生成逻辑单元和FIFO状态产生逻辑单元。本发明通过动态调整FIFO存储单元的大小,在满足系统性能要求的前提下,将FIFO暂且不用的存储单元分配给其它功能单元使用,从而在不改变系统电路的前提下,提高系统的整体性能。
  • 一种FIFO数据缓存器、芯片以及设备-201010611387.6
  • 周毅华;董菊华;叶晶 - 深圳市恒扬科技有限公司
  • 2010-12-29 - 2012-07-04 - G06F5/10
  • 本发明适用于存储器设计领域,提供了一种FIFO数据缓存器、芯片以及设备,所述FIFO数据缓存器包括FIFO池、FIFO调用模块以及FIFO池管理模块。本发明通过在各个数据突发点配置FIFO调用模块,使各个FIFO调用模块能够根据数据缓存的需要,共享FIFO单元,从而做到FIFO数据缓存器中,各FIFO单元的动态分配,提高了FIFO数据缓存器的利用率以及缓存效果。
  • 一种元素出队序列设置方法及装置-201010282418.8
  • 林育智 - 深圳市金蝶中间件有限公司
  • 2010-09-10 - 2012-04-04 - G06F5/10
  • 本发明公开了一种元素出队序列设置方法及装置,属于计算机领域。所述方法包括:根据所述元素入队时间和优先级,计算所述元素的出队优先级;根据所述元素的出队优先级进行排序,从而得到所述元素出队序列。所述装置包括:计算模块和排序模块。本发明仅需建立一个队列,不需要根据元素优先级设置多个列表或额外的进程周期性地扫描、变更元素优先级,从而减少对系统资源的占用,提升系统效率。
  • 一种实现预读式FIFO的方法和预读式FIFO-201010001523.X
  • 林晖 - 杭州华三通信技术有限公司
  • 2010-01-04 - 2011-07-06 - G06F5/10
  • 本发明提供了一种实现预读式先入先出存储器(FIFO)的方法和预读式FIFO,其中,输出寄存器的设置使得原来由RAM输出和后续用户逻辑单元的操作构成的关键路径被打破,输出通过单独的寄存器完成,输出延迟减小,从而使预读式FIFO更好地满足时序要求。另外,使能控制器在确定RAM为非空状态且输出寄存器为空状态,或者接收到读请求时,使输入FIFO控制器的读信号有效,并使能输出寄存器输出数据;否则,使输出FIFO控制器的读信号无效,并锁存输出寄存器,通过该方式,使能控制器能够保证在增加一级寄存器的基础上,仍能够保证预读方式的准确实现。
  • 同步FIFO电路系统-200910201755.7
  • 顾福敏 - 上海华虹集成电路有限责任公司
  • 2009-11-05 - 2011-05-11 - G06F5/10
  • 本发明公开了一种同步FIFO电路系统,包括:多个基本存储单元电路,各基本存储单元电路通过级联方式依次连接;前级基本存储单元电路的阻塞控制输出作为后级基本存储单元电路的阻塞控制输入,第一个基本存储单元电路的前级阻塞控制输入为0,即不阻塞,最后一个基本存储单元电路的阻塞控制输出悬空;后级基本存储单元电路的数据输出作为前级基本存储单元电路的数据源1的输入,最后一个基本存储单元电路的数据源1的输入为全0。本发明能够实现版图的快速定制,并可优化集成电路芯片面积,适用于诸如内存管理模块等逻辑设计中。
  • 双口存储器-201010548249.8
  • 杨海龙;杨青;钟声 - 华亚微电子(上海)有限公司
  • 2010-11-17 - 2011-04-06 - G06F5/10
  • 一种双口存储器,包括:单口存储器,由内部时钟信号驱动;读缓存单元,由读时钟信号驱动,对读使能信号、读地址进行缓存,由内部时钟信号驱动,将缓存后的读使能信号传输至所述单口存储器;写缓存单元,由写时钟信号驱动,对写使能信号、写数据和写地址进行缓存,由所述内部时钟信号驱动,将缓存后的写使能信号和缓存后的写数据传输至所述单口存储器;读写选择单元,由所述内部时钟信号驱动,控制所述写缓存单元和读缓存单元分别将缓存后的写地址和缓存后的读地址分时传输至所述单口存储器;所述内部时钟信号的频率至少是所述写时钟信号和读时钟信号中频率较高的一个的两倍。本发明有利于减小芯片面积,降低成本。
  • 基于FPGA实现的双向高速FIFO存储器-200910079799.7
  • 刘蕾;鲁华祥;边昳 - 中国科学院半导体研究所
  • 2009-03-11 - 2010-09-15 - G06F5/10
  • 本发明属于存储器技术领域,公开了一种基于FPGA实现的双向高速FIFO存储器,包括第一异步总线接口模块、第一通讯信箱、第一单向异步FIFO读写模块、第二异步总线接口模块、第二通讯信箱和第二单向异步FIFO读写模块。该双向高速FIFO存储器的功能与德州仪器生产的SN74ABT3614相似,能够实现可编程的输出线宽,同步或异步的输入输出时钟,双向信箱通信功能。本发明优点是利用FPGA实现双向FIFO模块稳定速度快易于实现且占用资源少,在Xilinx Spartan3系列FPGA中可编程逻辑模块占用率不到7%,同时易于与其他逻辑功能集成,从而可以有效提高系统集成度减小系统尺寸降低功耗。
  • 一种FIFO存储器控制电路及方法-200910224177.9
  • 洪苗;许俊;徐昌发;龚源泉;贾复山 - 盛科网络(苏州)有限公司
  • 2009-11-26 - 2010-05-12 - G06F5/10
  • 本发明揭示了一种FIFO存储器控制电路及方法,该控制电路包括写信号生成单元,读信号生成单元,控制信号生成单元及存储体,调试信号生成单元以及调试信号生成单元的读地址和读信号生成单元的读地址的二选一多路选择器;芯片开始工作后,经判断需要进行FIFO的在线调试,则读信号生成单元停止对FIFO存储体的读操作,转而进行FIFO的在线调试操作;本发明可以在芯片运行过程中随时读取FIFO存储体中的数据,大大提高数字集成电路芯片的调试效率,降低芯片的维护成本。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top