[发明专利]光源装置，光源模组及该光源装置的制造方法无效
| 申请号： | 200710203223.8 | 申请日： | 2007-12-19 |
| 公开（公告）号： | CN101465345A | 公开（公告）日： | 2009-06-24 |
| 发明（设计）人： | 赖志铭;李泽安 | 申请（专利权）人： | 富士迈半导体精密工业（上海）有限公司;沛鑫半导体工业股份有限公司 |
| 主分类号： | H01L25/00 | 分类号： | H01L25/00;H01L25/075;H01L23/488;H01L23/31;H01L21/50;H01L21/56;H01L21/60 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 201600上海市松江区松*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种光源装置，光源模组及该光源装置的制造方法。所述光源装置包括一导电架，一第一固态发光芯片及一第一封装体，该第一固态发光芯片与该导电架电连接，该第一封装体包覆该第一固态发光芯片。该光源装置还包括一第二固态发光芯片及一第二封装体，该第二固态发光芯片与该导电架电连接，且与该第一固态发光芯片分别设置在该导电架的相对的两侧，该第二封装体包覆该第二固态发光芯片。所述光源装置是一立体光源具有较大的辐射范围。 | ||
| 搜索关键词： | 光源 装置 模组 制造 方法 | ||
【主权项】：
【权利要求1】一种光源装置，其包括一导电架，一第一固态发光芯片及一第一封装体，该第一固态发光芯片与该导电架电连接，该第一封装体包覆该第一固态发光芯片，其特征在于：该光源装置还包括一第二固态发光芯片及一第二封装体，该第二固态发光芯片与该导电架电连接，且与该第一固态发光芯片分别设置在该导电架的相对的两侧，该第二封装体包覆该第二固态发光芯片。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士迈半导体精密工业（上海）有限公司;沛鑫半导体工业股份有限公司，未经富士迈半导体精密工业（上海）有限公司;沛鑫半导体工业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710203223.8/，转载请声明来源钻瓜专利网。
- 上一篇：电连接器组件
- 下一篇：高聚物植物纤维复合地板
- 同类专利
- 具有模制化合物的集成电路组件-201480077695.1
- 赵俊峰;S·S·绍贾伊;C·杨 - 英特尔公司
- 2014-04-30 - 2019-09-17 - H01L25/00
- 公开了一种集成电路(IC)组件和相关的技术。IC组件(100)可以包括：第一印刷电路板(PCB)(102)，所述第一印刷电路板(PCB)(102)具有第一面(104)和相对的第二面(106)；管芯(108)，所述管芯(108)电气地耦合至所述第一PCB(102)的所述第一面(104)；第二PCB(110)，所述第二PCB(110)具有第一面(112)和相对的第二面(114)；以及模制化合物(118)。所述第二PCB(110)的第二面(114)经由一个或多个焊接接头(116)耦合至所述第一PCB(102)的第一面(104)。所述模制化合物(118)可以与所述第一PCB(102)的第一面(104)和所述第二PCB(11)的第二面(114)接触。
- 光电混合封装组件-201780083906.6
- 高磊;曾理;宋小鹿;董振 - 华为技术有限公司
- 2017-02-28 - 2019-09-06 - H01L25/00
- 本申请提供一种光电混合封装组件，包括：母PCB板；第一子PCB板，所述第一子PCB板设置于所述母PCB板的其中一面；光芯片，设置于所述第一子PCB板的一面；电芯片，设置于所述第一子PCB板的另一面。本申请提供的光电混合封装组件在保证器件的高集成度的基础上，有效地提高了光芯片与电芯片工作的稳定可靠性。
- 用于由相关电子材料（CEM）形成器件的方法和过程-201880007258.0
- 卢西恩·斯弗恩;金柏莉·盖伊·里德;格雷戈里·芒森·耶里克;马努基·拉索;格伦·阿诺德·罗森代尔 - ARM有限公司
- 2018-01-23 - 2019-09-03 - H01L25/00
- 本技术一般涉及相关电子材料的制造，该相关电子材料例如用于执行指定应用性能参数277‑283。在实施例中，在晶圆制造工艺的第一阶段(例如前段制程阶段)制造的CEM器件可能与在晶圆制造工艺的第二阶段(例如中间制程阶段和后段制程阶段)制造的CEM器件不同。
- 开关IC、前端模块以及通信装置-201780070642.0
- 西川博 - 株式会社村田制作所
- 2017-12-06 - 2019-08-13 - H01L25/00
- 开关IC(10)具备第一开关部(11)、第二开关部(12)、第三开关部(13)以及放大部(14)，第一开关部(11)和第三开关部(13)相邻配置，第三开关部(13)和放大部(14)相邻配置，放大部(14)和第二开关部(12)相邻配置，第一开关部(11)、第二开关部(12)、第三开关部(13)以及放大部(14)按照信号在第一开关部(11)、第二开关部(12)、第三开关部(13)以及放大部(14)中通过的顺序配置在直线上。
- 一种光耦合器件及电子设备-201822077947.9
- 张明智 - 广东嘉腾机器人自动化有限公司
- 2018-12-10 - 2019-08-09 - H01L25/00
- 本实用新型提供了一种光耦合器件及电子设备，所述光耦合器件包括内部发光组件及内部光敏组件，所述内部发光组件用于当接入输入信号时发光，所述内部光敏组件用于当接入输入信号时从所述第三引脚及第四引脚输出感应信号。内部光敏组件用于当接入交流输入信号时从第三引脚及第四引脚输出感应交流信号，内部光敏组件还用于当第一引脚及第二引脚接入直流输入信号时从第三引脚及第四引脚输出感应直流信号。光耦合器件支持AC/DC输入，支持AC/DC输出，满足输入输出特性的同时，缩减了外围器件数量，减小了器件体积，为高密度电路板应用提供便利。
- 半导体堆叠封装-201510224742.7
- 金纹秀 - 爱思开海力士有限公司
- 2015-05-05 - 2019-05-10 - H01L25/00
- 一种半导体堆叠封装，其包含印刷电路板(PCB)、第一半导体芯片、以及第二半导体芯片。所述第一半导体芯片以及第二半导体芯片被并排设置在所述PCB的第一表面上，以彼此间隔开。所述第一半导体芯片以及第二半导体芯片的每一个包含命令/地址(CA)芯片焊盘以及数据输入/输出(DQ)芯片焊盘。所述第一半导体芯片的CA芯片焊盘通过CA接合线电连接至所述第二半导体芯片的CA芯片焊盘。
- 电子器件及半导体器件-201480082194.2
- 别井隆文;诹访元大 - 瑞萨电子株式会社
- 2014-09-26 - 2019-05-10 - H01L25/00
- 电子器件包括第1布线基板和搭载在上述第1布线基板上的半导体器件。在上述半导体器件的第2布线基板上排列地搭载有多个第1半导体芯片和对上述多个第1半导体芯片的每一个进行控制的第2半导体芯片。另外，上述多个第1半导体芯片搭载在上述布线基板的第1基板边与上述第2半导体芯片的第1芯片边的延长线之间。另外，上述第1布线基板具有：分别向上述多个第1半导体芯片的每一个供给第1电源电位的第1电源线、和向上述第2半导体芯片供给第2电源电位并且宽度比上述第1电源线宽的第2电源线。另外，上述第2电源线在俯视下与上述第2布线基板的上述第1基板边交叉，并且从上述第2布线基板的上述第1基板边侧向上述第2半导体芯片延伸。
- 具有嵌入式输出电感器的半导体封装体-201610362277.8
- 曹应山;D·加利波;D·克拉韦特 - 英飞凌科技美国公司
- 2016-05-26 - 2019-04-19 - H01L25/00
- 本公开涉及一种具有嵌入式输出电感器的半导体封装体。在一个实现方式中，半导体封装包括被附接在第一图案化导电载体上的功率转换器开关级的控制晶体管和同步晶体管，以及被置于第一图案化导电载体的引线上的磁性材料。半导体封装还包括被附接在第一图案化导电载体、控制和同步晶体管以及磁性材料上的第二图案化导电载体。第二图案化导电载体的引线覆于磁性材料之上并且被耦合到第一图案化导电载体的引线以便形成用于功率转换器开关级的输出电感器的绕组，该输出电感器被集成到半导体封装中。
- 集成电路芯片的堆叠和电子器件-201510154913.3
- A·科罗布;K·方克;R·科菲 - 意法半导体（格勒诺布尔2）公司;意法半导体股份有限公司;意法半导体（马耳他）有限公司
- 2015-04-02 - 2019-03-19 - H01L25/00
- 本公开涉及集成电路芯片的堆叠和电子器件，该堆叠由第一集成电路芯片和第二集成电路芯片形成。该芯片具有通过中介间隔物彼此分离的相对面。间隔物通过粘接至相对面中的仅一个面而被固定。相对面通过与间隔物分离的局部粘接剂彼此固定。
- 半导体装置及其制造方法-201480078258.1
- 中川和之;马场伸治;加藤武海 - 瑞萨电子株式会社
- 2014-04-24 - 2019-03-15 - H01L25/00
- 半导体装置包括：配线基板，具有多个配线层；半导体芯片，搭载于所述配线基板，并具有多个电极；以及第一电容器，搭载于所述配线基板，并具有第一电极和第二电极。另外，所述多个配线层具备第一配线层，该第一配线层具有与所述第一电容器的所述第一电极电连接的第一端子焊盘和与所述第一电容器的所述第二电极电连接的第二端子焊盘。另外，所述多个配线层具备第二配线层，该第二配线层相比所述第一配线层位于所述配线基板的靠内侧一层，具有面积大于所述第一端子焊盘和所述第二端子焊盘的第一导体图案。另外，在所述第二配线层中，所述第一导体图案具有形成于与所述第一端子焊盘和所述第二端子焊盘各自重叠的区域的开口部。
- 半导体封装结构及其制造方法-201410565845.5
- 许晋铭;尤惠茹;王永辉;欧晋德 - 日月光半导体制造股份有限公司
- 2014-10-22 - 2019-03-01 - H01L25/00
- 本发明是关于一种半导体封装结构及其制造方法。半导体封装结构包括第一衬底及第二衬底。第一衬底包括有源层及半导体层。有源层具有第一表面及相对于第一表面的第二表面，有源层包括终止层及第一侧壁，第一侧壁位于终止层上。半导体层具有第一表面及相对于第一表面的第二表面。半导体层的第一表面邻近于有源层的第二表面。半导体层包括第二侧壁，第二侧壁从第一侧壁延伸到半导体层的第二表面。第二衬底包括第一表面及第二表面，第二表面相对于第一表面且连接有源层的第一表面。
- 分立组件向基板上的并行组装-201880002383.2
- V·马里诺夫;R·克利格尔;M·R·塞姆勒 - 尤尼卡尔塔股份有限公司
- 2018-04-25 - 2019-03-01 - H01L25/00
- 一种方法，包括将多个分立组件从第一基板转移至第二基板，其包括：对动态释放层的上表面上的多个区域进行照射，所述动态释放层使所述多个分立组件附着至所述第一基板，这些被照射区域中的各被照射区域与所述分立组件中的相应的一个分立组件对准。所述照射在所述动态释放层的被照射区域中的各被照射区域内引起塑性变形。所述塑性变形使所述分立组件中的至少一些分立组件同时从所述第一基板释放。
- 多元件封装体与其制备方法-201510534702.2
- 管式凡;罗翊仁 - 美光科技公司
- 2015-08-27 - 2019-02-12 - H01L25/00
- 本发明公开了一种多元件封装体与其制备方法，多元件封装体包含基板、至少两个元件区域、第一重布局层、外部晶片以及多个第一连接件。此两个元件区域自基板形成，而第一重布局层设置于基板上，并电性连接至此两个元件区域。外部晶片设置于第一重布局层上，而多个第一连接件设置于第一重布局层与外部晶片之间，以连接第一重布局层与外部晶片。本发明的多元件封装体中的基板与元件区域之间不具有任何界面使元件区域能直接集成，降低元件区域断线或损坏的风险。
- 一种功率模块-201510816484.1
- 徐文辉;王玉林;滕鹤松 - 扬州国扬电子有限公司
- 2015-11-23 - 2019-02-01 - H01L25/00
- 本发明公开了一种功率模块，包括底板、正电极、负电极、输出电极和绝缘基板，绝缘基板设于底板上，正电极、负电极和输出电极与底板之间均设有绝缘层，绝缘基板包括导热绝缘层以及形成于导热绝缘层上的铜层；所述绝缘基板的铜层上设有一个环形绝缘槽，绝缘槽包围的铜层为下桥臂铜层，绝缘槽外侧的铜层为上桥臂铜层，下桥臂铜层上设有下桥臂功率芯片单元，上桥臂铜层上设有上桥臂功率芯片单元；由正电极流出的工作电流通过上桥臂铜层流入上桥臂功率芯片单元，最后流至输出电极；由负电极流出的续流电流通过下桥臂功率芯片单元流入下桥臂铜层，最后流至输出电极。
- 半导体封装及其安装结构-201580002992.4
- 手岛祐一郎;中矶俊幸;竹岛裕 - 株式会社村田制作所
- 2015-09-17 - 2019-01-25 - H01L25/00
- 本发明涉及半导体封装及其安装结构。具备中介层(1)、搭载于中介层(1)的第一面的半导体元件(2)、形成于中介层(1)的第二面的凸块(3)、以及搭载于中介层(1)的第二面的芯片部件(10)。中介层(1)是硅中介层，半导体元件(2)被倒装芯片安装于中介层(1)的第一面，芯片部件(10)是在硅基板上通过薄膜工艺形成元件，并在单一面形成焊盘的薄膜无源元件，芯片部件(10)的焊盘经由导电性接合材料而与形成于中介层(1)的第二面的焊环连接。根据该结构，小型化的同时确保半导体封装的中介层(1)与芯片部件(10)之间的接合可靠性。
- 一种基于柔性基板的三维封装结构及工艺方法-201310560310.4
- 郭学平;陆原 - 中国科学院微电子研究所
- 2013-11-12 - 2019-01-22 - H01L25/00
- 本发明主要涉及一种基于柔性基板的三维封装结构及其针对本发明专利的制作方法，该方法主要包括：提供一种可弯折连续柔性基板，基板形状由芯片的大小，数量，形状确定，并在基板表面布线以实现层间电连接；将被封装芯片焊接到可弯折连续柔性基板上；采用底填胶对芯片与基板间的缝隙进行填充；将基板向中心弯折，使周边的各芯片分别于与位于中心的芯片平行重合，并用粘合胶对两层平行芯片进行粘合。与现有发明相比，本发明采用柔性基板作为封装衬底，可以更好的满足现在封装中高密度高集成的要求，实现封装的小型化、兼容性和高性能的芯片封装。
- 多层印刷电路板和无线通信节点-201680086254.7
- 孙雪俊 - 瑞典爱立信有限公司
- 2016-05-31 - 2019-01-15 - H01L25/00
- 在本发明中公开了一种多层印刷电路板PCB和无线通信节点。要组装在通信节点中的多层PCB可以包括在PCB的一侧上的多个无线电层(501)和在PCB的另一侧上的至少一个天线层(502)。至少一个无线电组件将被安装在多个无线电层的表面层上，并且至少一个天线元件将被贴在至少一个天线层的表面层上。以这种方式，可以省略传统PCB中从滤波器单元分别到天线单元和无线电单元的传统连接器，以减小PCB的尺寸。
- 电子部件的制造方法-201580040268.0
- 石川胜也;柿原利之;增田誉 - 浜松光子学株式会社
- 2015-05-13 - 2019-01-15 - H01L25/00
- 电子部件的制造方法中，以规定的切割线(L)切断包含安装有电路部件(5,7)的第1电路基板(20)以及第2电路基板(40)的层叠体(10)而获得多个电子部件(1)。该电子部件的制造方法具备：层叠工序，经由间隔物(43)将第2电路基板(40)层叠于在电路部件(5,7)的安装区域(A)的周围设置有填孔(29)的第1电路基板(20)；填充工序，将具有绝缘性的树脂(71,81)填充于由间隔物(43)而形成于第1电路基板(20)与第2电路基板(40)之间的填充空间(70)；切断工序，以填孔(29)被分割的切割线(L)来切断层叠体(10)并使填孔(29)露出于切断面而获得电子部件(1)的端子部(21)。
- 电压调节装置-201510195900.0
- 余振邦;游家崧 - 朋程科技股份有限公司
- 2015-04-23 - 2019-01-11 - H01L25/00
- 本发明提供一种电压调节装置，包括芯片封装结构。芯片封装结构包括导线架、电压调节芯片、封装打线、多层陶瓷电容。导线架具有接地端引脚、电源接收引脚。多层陶瓷电容的第一端通过封装打线耦接至电源接收引脚，且其第二端耦接至接地端引脚；或是，多层陶瓷电容的第一端耦接至电源接收引脚，且第二端通过封装打线耦接至接地端引脚。因此，本发明的电压调节装置通过将多层陶瓷电容与电压调节芯片一同封装至电压调节装置中，并且通过封装打线来形成熔丝元件，可以避免电容因为短路时造成的危险。
- 半导体器件的封装结构及制作方法-201510553331.2
- 陆原;陈峰;刘一波;林挺宇 - 华进半导体封装先导技术研发中心有限公司
- 2015-09-01 - 2019-01-04 - H01L25/00
- 本发明提供了一种半导体器件的封装结构及制作方法，该封装结构包括一个或多个带有焊盘的芯片，芯片主动面朝上，芯片之间的空隙填充介电质材料形成介电质层，且介电质层的表面高度低于芯片主动面表面；所述芯片的底部有保护膜，芯片主动面和芯片之间介电质层顶部覆盖有第一绝缘层，第一绝缘层在芯片主动面焊盘上有开口；第一绝缘层表面有重布线层，第一绝缘层和重布线层上面覆盖第二绝缘层，第二绝缘层在重布线层焊盘上有开口；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。本发明仅用一块载板；采用膜辅助成型塑封技术，芯片间隙介电质填充层厚度可控，一次性到位。
- 电子组件模块和制造该电子组件模块的方法-201410197912.2
- 崔丞镕;李逸炯;都载天 - 三星电机株式会社
- 2014-05-12 - 2018-12-07 - H01L25/00
- 公开一种电子组件模块和制造该电子组件模块的方法，其中，电子组件安装在基底的两个表面上以提高集成度，所述电子组件模块包括：第一基底；多个电子组件，安装在第一基底的两个表面上；第二基底，结合到第一基底的下表面；以及模制部件，形成在第一基底的下表面上，并且使所述第二基底嵌入在模制部件中。
- 晶片封装体及其制造方法-201510168772.0
- 温英男;刘建宏 - 精材科技股份有限公司
- 2015-04-10 - 2018-12-04 - H01L25/00
- 本发明揭露一种晶片封装体及其制造方法，该晶片封装体包括：一第一装置基底，贴附于一第二装置基底的一第一表面上；一第三装置基底，贴附于第二装置基底相对于第一表面的一第二表面上；一绝缘层，覆盖第一装置基底、第二装置基底及第三装置基底，其中绝缘层内具有至少一开口；至少一凸块，设置于开口的底部下方；以及一重布线层，设置于绝缘层上，且经由开口电性连接至凸块。本发明可将多个不同尺寸的装置基底/晶片彼此垂直堆叠而将其整合于同一晶片封装体内，使得单一晶片封装体具有多种集成电路功能，因此可缩小后续接合的电路板的尺寸。
- 一种集成芯片、集成芯片系统和集成芯片的生产方法-201610317354.8
- 黄祖辉 - 黄祖辉
- 2016-05-12 - 2018-11-23 - H01L25/00
- 本发明提供了一种集成芯片、集成芯片系统和集成芯片的生产方法，其中，该集成芯片包括多个芯片，其中相邻的两个芯片的表面设置有具有连接功能的引脚；具有连接功能的引脚包括凸形引脚和凹形引脚；其中，凹形引脚与凸形引脚的大小和形状均匹配；相邻的两个芯片通过具有连接功能的引脚连接。本发明提高了芯片的集成程度。
- 半导体装置-201410317484.2
- 山下贤哉 - 松下知识产权经营株式会社
- 2014-07-04 - 2018-11-20 - H01L25/00
- 本发明的课题在于使得能够实现一种能减轻噪声的影响并且减轻热的影响的半导体装置。本发明的半导体装置具备：半导体模块(18)，其包含高侧的第1晶体管(10b)以及低侧的第2晶体管(10a)；第1控制基板(8)；在第1控制基板上与第1晶体管的第1栅极端子(28b)以及第1源极端子(29b)相连接的驱动元件(6)以及与第2晶体管的第2栅极端子(28a)以及第2源极端子(29a)相连接的驱动元件(6)；第2控制基板(5)，其配置在第1控制基板上；和光耦合器(3)。第1栅极端子、第1源极端子设置于配置有正极端子(25)以及接地端子(26)的一侧，第2栅极端子、第2源极端子设置于配置有输出端子(27)的一侧。
- 包括嵌入式控制器裸芯的半导体器件和其制造方法-201810573045.6
- S.库马尔;邱进添;钱开友;俞志明 - 晟碟信息科技（上海）有限公司
- 2013-01-28 - 2018-11-13 - H01L25/00
- 一种半导体器件，其包括：基板，包括介电层和在该介电层上的导电层，该导电层包括导电图案，该导电图案包括电迹线和接触垫；在该基板中形成的腔体，其向下到该介电层；在该腔体中安装的第一半导体裸芯，其在该介电层上电隔离，该第一半导体裸芯包括裸芯键合垫；在该基板的接触垫和该第一半导体裸芯的裸芯键合垫之间形成的电迹线，以将该第一半导体裸芯电连接到该基板；以及在该基板上安装的第二半导体裸芯，至少覆盖该腔体中的包括该第一半导体裸芯的一部分。
- 一种风速仪和气压计的集成装置-201610790759.3
- 巩向辉 - 歌尔股份有限公司
- 2016-08-31 - 2018-11-02 - H01L25/00
- 本发明公开了一种风速仪和气压计的集成装置，包括具有内腔的壳体，在所述壳体的内腔中分别设置有第一电路板、第二电路板；在所述第一电路板上设置有风速传感器芯片，所述风速传感器芯片的感测面从壳体上邻近第一电路板的一端露出；在所述第二电路板上设置有压力传感器芯片，所述壳体上设置有连通所述压力传感器芯片与外界的通孔。本发明的集成装置，将风速传感器芯片和压力传感器芯片集成在同一个封装结构内，提高了风速传感器芯片和压力传感器芯片的集成度，减小了芯片的占用面积，由此可大大降低整个集成装置的封装尺寸。
- 芯片装置及其制造方法-201410806933.X
- J·马勒;P·施特罗贝尔;E·富尔古特 - 英飞凌科技奥地利有限公司
- 2014-12-22 - 2018-10-16 - H01L25/00
- 本发明的各个实施例涉及芯片装置及其制造方法。该芯片装置包括载体和被布置在载体之上的至少两个芯片，其中在该至少两个芯片之间以及在载体与至少两个芯片中的至少一个芯片之间布置有连续绝缘层。
- 一种高可靠性电子封装结构、电路板及设备-201780005368.9
- 史洪宾;叶润清;龙浩晖 - 华为技术有限公司
- 2017-03-30 - 2018-09-14 - H01L25/00
- 一种高可靠性电子封装结构、电路板及设备，该高可靠性电子封装结构包括：高可靠性电子封装结构包括多个封装层(210‑250)和机械支撑；在多个封装层的每个封装层的第一区域设置电气功能焊点，任意相邻的两个封装层通过电气功能焊点连接；在多个封装层的每个封装层的第二区域设置机械支撑层，机械支撑层用于支撑相邻的两个封装层；其中，第一区域设置在第二区域的外围。通过该技术方案，可解决上封装层或下封装层的内部硅片，在受到机械荷载，断裂失效的问题。
- 包括堆叠的芯片的电子器件-201510591151.3
- R·科菲;J·普吕沃 - 意法半导体（格勒诺布尔2）公司
- 2015-09-16 - 2018-09-07 - H01L25/00
- 本公开的实施方式涉及一种用于制造电子器件的方法以及电子器件，其中第一和第二集成电路芯片(2，5)被面对地并且彼此相距一定距离堆叠，多个电连接柱(11)和至少一个保护性阻挡件(7，28，29，35)介于所述芯片之间，从而在所述芯片的相互相对的局部区域(9，10)之间界定自由空间(8)，并且包封块(12)在具有较小的安装面的芯片(2)周围以及在另一芯片(5)的安装面的外围之上延伸；并且其中所述电连接柱以及所述保护性阻挡件出于同步制造的目的而由至少一种相同的金属材料制成。
- 集成无源器件的结构及制造方法-201310407947.X
- 包小燕;董天化;唐丽贤;朱赛亚 - 中芯国际集成电路制造（上海）有限公司
- 2013-09-09 - 2018-08-24 - H01L25/00
- 本发明提出一种集成无源器件的结构及制作方法，在电感表面形成电感加厚层、再分配层和焊盘层之后，接着在电感加厚层、再分配层和焊盘层表面形成钝化层，并暴露出焊盘层，用于连线，使电感加厚层成为电感的一部分，从而能够增加电感的厚度，提高电感的Q值，而且节省了工艺步骤，降低生产成本。
- 专利分类
