[发明专利]结晶装置和结晶方法无效

专利信息
申请号: 200710096523.0 申请日: 2003-10-31
公开(公告)号: CN101101870A 公开(公告)日: 2008-01-09
发明(设计)人: 谷口幸夫;松村正清 申请(专利权)人: 株式会社液晶先端技术开发中心
主分类号: H01L21/20 分类号: H01L21/20;H01L21/268;H01L21/336;B23K26/06;G03F1/14;G03F7/20
代理公司: 永新专利商标代理有限公司 代理人: 王永建
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种结晶装置,它包括:掩膜(1);以及照明系统(2),该照明系统(2)利用一光束照射该掩膜,照明系统发出的光透过该掩膜时变成具有呈反向峰值图案的光强度分布的光束,并照射一多晶半导体膜或一非晶态半导体膜,由此产生一晶化半导体膜。该掩膜(1)包括光吸收层(1c),该吸收层(1c)具有与呈反向峰值图案的光强度分布相应的光吸收特性。
搜索关键词: 结晶 装置 方法
【主权项】:
1.一种结晶装置,其包括:掩膜(1);以及照明系统(2),该照明系统(2)利用一光束照射该掩膜,该照明系统发出的光束透过该掩膜时变成具有呈反向峰值图案的光强度分布的光束,并照射一多晶半导体膜或一非晶态半导体膜,由此产生一晶化半导体膜,其特征在于,所述掩膜(1)包括光吸收层(1c),该光吸收层(1c)具有与呈反向峰值图案的光强度分布相应的光吸收特性。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社液晶先端技术开发中心,未经株式会社液晶先端技术开发中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710096523.0/,转载请声明来源钻瓜专利网。

同类专利
  • 制造多晶硅的闪光灯退火方法-201880050286.0
  • K·D·希施曼;R·G·曼利;T·穆德高 - 康宁股份有限公司
  • 2018-07-30 - 2023-10-27 - H01L21/20
  • 一种制造多晶硅(p‑Si)的方法,包括:沉积无定形硅以产生无定形硅超级台面;对无定形硅进行脱氢;对超级台面进行图案化以产生图案化基材;在图案化基材上的无定形硅上沉积氧化物覆盖层;将覆盖的图案化基材加热到a‑Si的结晶温度;以及使用氙灯对图案化基材进行闪光灯退火以产生具有至少一个超级台面且所述超级台面具有超尺寸晶粒的p‑Si。还公开了p‑Si制品和包含所述制品的装置,以及制造p‑Si制品的设备。
  • 一种外延生长方法-202010928647.6
  • 张豪;郭海峰 - 长江存储科技有限责任公司
  • 2020-09-07 - 2023-10-24 - H01L21/20
  • 本发明提供一种外延生长方法,包括以下步骤:提供半导体结构;在锗烷(GeH4)和载气的混合气体氛围中烘烤所述半导体结构;以及进行硅硅或硅基材料的外延生长。本申请技术方案可简化去除外延生长区域的含氧硅层的工艺步骤,同时可调节温度范围以降低反应体系的温度要求,降低工艺步骤中的能量消耗。
  • 具有外延层的半导体晶片-201880086204.8
  • N·维尔纳;C·哈格尔 - 硅电子股份公司
  • 2018-12-12 - 2023-10-24 - H01L21/20
  • 一种单晶硅半导体晶片,其包括单晶硅衬底晶片和位于所述衬底晶片的正面上的单晶硅层,所述衬底晶片具有晶体取向,其中在所述外延层的表面被分为16个扇区且边缘排除为1mm的情况下,所述半导体晶片的基于正面的平均ZDD为不小于‑30nm/mm2且不大于0nm/mm2,以及在边缘排除为1mm,具有72个扇区,每个扇区长度为30mm的情况下所述半导体晶片的ESFQRmax为最大10nm。
  • 具有横向半导体异质结的半导体器件和方法-201880067904.2
  • 李明洋;黄敬凯;李连忠 - 阿卜杜拉国王科技大学
  • 2018-09-20 - 2023-10-24 - H01L21/20
  • 用于形成具有横向半导体异质结的半导体器件的方法,包括在衬底上与第一金属电极相邻地形成横向半导体异质结的第一金属硫属化物层。第一金属硫属化物层包括与第一金属电极相同的金属,并且第一金属硫属化物层中的至少一些包括来自第一金属电极的金属。与第一金属硫属化物层相邻地形成横向半导体异质结的第二金属硫属化物层。与第二金属硫属化物层相邻地形成第二金属电极。第二金属硫属化物层包括与第二金属电极相同的金属。
  • 硅锗外延层的生长方法-202310916137.0
  • 周康;王勇;杨德明;赵正元;张守龙;孙伟虎 - 华虹半导体(无锡)有限公司
  • 2023-07-25 - 2023-10-03 - H01L21/20
  • 本申请公开了一种硅锗外延层的生长方法,包括:提供一衬底,衬底中形成有STI结构,该衬底用于集成的器件包括HBT器件和CMOS器件;通过外延生长工艺在衬底上依次生长至少两层缓冲层,除最后一次生长缓冲层外,每生长一层缓冲层后进行烘烤处理以改善缓冲层的平整度,缓冲层包括硅外延层;通过外延生长工艺在至少两层缓冲层上生长硅锗外延层。本申请通过在Bi‑CMOS器件的制作工艺中,在衬底中形成STI结构之后,通过外延生长工艺在衬底上依次生长至少两层缓冲层,除最后一次生长缓冲层外,每生长一层缓冲层后进行烘烤处理以改善缓冲层的平整度,进而生长硅锗外延层,从而能够降低硅锗外延层的粗糙度,在一定程度上提高了器件的可靠性和良率。
  • 异质外延晶片和用于制造异质外延晶片的方法-201880057884.0
  • S·B·塔帕;M·福德尔韦斯特纳尔 - 硅电子股份公司
  • 2018-08-16 - 2023-10-03 - H01L21/20
  • 一种异质外延晶片和一种用于制造异质外延晶片的方法。该异质外延晶片按以下次序包括:具有直径和厚度的硅衬底;AlN成核层;第一应变构建层,其是具有第一平均Al含量z的AlzGa1‑zN层,其中0<z;第一应变保留块,其包括不少于5个且不超过50个单元的第一序列层,该第一序列层包括AlN层和至少两个AlGaN层,第一应变保留块具有第二平均Al含量y,其中y>z;第二应变构建层,其是具有第三平均Al含量x的AlxGa1‑xN层,其中0≤x<y;第二应变保留块,其包括不少于5个且不超过50个单元的第二序列层,该第二序列层包括AlN层和至少一个AlGaN层,该第二应变保留块具有第四平均Al含量w,其中x<w<y,和GaN层,其中在AlN成核层和GaN层之间的层形成AlGaN缓冲层。
  • 具有氮化铟镓三元合金层和第二III族氮化物三元合金层的异质结的半导体器件-201880075677.8
  • 李晓航;刘开锴 - 阿卜杜拉国王科技大学
  • 2018-10-10 - 2023-09-29 - H01L21/20
  • 提供了一种用于形成半导体器件的方法,所述半导体器件具有布置在第二III族氮化物三元合金层上的第一III族氮化物三元合金层的异质结。确定用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的浓度范围,使得在第一III族氮化物三元合金层和第二III族氮化物三元合金层的异质结的界面处的极化强度差的绝对值小于或等于0.007C/m2或大于或等于0.04C/m2。从确定的浓度范围中选择用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的特定浓度,使得在第一III族氮化物三元合金层和第二III族氮化物三元合金层的异质结的界面处的极化强度差的绝对值小于或等于0.007C/m2或大于或等于0.04C/m2。利用所选择的用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的特定浓度来形成半导体器件。第一III族氮化物三元合金层和第二III族氮化物三元合金层具有纤锌矿晶体结构。第一III族氮化物三元合金层是InGaN,并且第二III族氮化物三元合金层是AlGaN、InAlN、BAlN或BGaN。
  • 接合型晶圆的制造方法-202310217186.5
  • 石崎顺也;秋山智弘 - 信越半导体株式会社
  • 2023-03-08 - 2023-09-19 - H01L21/20
  • 本发明提供一种接合型晶圆的制造方法,其能够减少因BCB(苯并环丁烯)的热固性不良而产生的外延层的不良部分。本发明的接合型晶圆的制造方法是隔着苯并环丁烯将含P(磷)的外延晶圆与待接合晶圆接合的接合型晶圆的制造方法,该制造方法的特征在于,使用具备起始基板与外延层的外延晶圆作为所述外延晶圆,所述起始基板具有第一面及与所述第一面相反一侧的第二面,所述外延层形成在所述起始基板的所述第一面上且含有磷,将在外延生长过程中绕至所述外延晶圆的所述起始基板的所述第二面而于该面析出的析出物后,进行所述苯并环丁烯的热固化。
  • 化合物半导体基板的制造方法以及化合物半导体基板-201780070933.X
  • 生川满久;铃木悠宜;大内澄人 - 爱沃特株式会社
  • 2017-11-10 - 2023-09-19 - H01L21/20
  • 化合物半导体基板的制造方法具备:在Si(硅)基板上形成SiC(碳化硅)层的工序;在SiC层上,在700℃以上且1000℃以下形成具有12nm以上且100nm以下的厚度的LT(Low Temperature)‑AlN(氮化铝)层的工序;以比形成LT‑AlN层时的温度高的温度,在LT‑AlN层上形成HT(High Temperature)‑AlN层的工序;在HT‑AlN层上形成Al(铝)氮化物半导体层的工序;在Al氮化物半导体层上形成GaN(氮化镓)层的工序;和在GaN层上形成Al氮化物半导体层的工序。
  • 半导体外延晶片的制造方法以及半导体器件的制造方法-201980015684.3
  • 奥山亮辅 - 胜高股份有限公司
  • 2019-01-08 - 2023-09-19 - H01L21/20
  • 本发明提供一种半导体外延晶片的制造方法,其即使在被供于低温的器件形成工艺中的情况下,也能够制造在外延层中可充分获得氢的钝化效果的半导体外延晶片。本发明的半导体外延晶片(100)的制造方法的特征在于,包括:第1工序,对半导体晶片(10)的表面(10A)照射含有碳、磷及氢作为构成元素的簇离子(12),在该半导体晶片的表层部形成所述簇离子的构成元素固溶而成的改性层(14);以及第2工序,在所述半导体晶片的改性层(14)上形成外延层(18),在将所述簇离子(12)中的碳、磷及氢的原子数以CxPyHz标记时,磷原子数y相对于碳原子数x的比y/x满足0.5以上且2.0以下,其中,x、y、z为1以上的整数。
  • 基于111晶向的硅外延片制备方法、硅外延片及半导体器件-202310686810.6
  • 郭艳敏;王楠;赵堃;莫宇 - 中电科先进材料技术创新有限公司
  • 2023-06-09 - 2023-09-15 - H01L21/20
  • 本发明提供一种基于111晶向的硅外延片制备方法、硅外延片及半导体器件。该方法包括:在硅片表面进行高速率的111晶向外延生长,得到第一外延层;对第一外延层进行刻蚀;在刻蚀后的第一外延层表面进行低速率的111晶向外延生长,得到第二外延层,硅片、刻蚀后的第一外延层和第二外延层构成基于111晶向的硅外延片。本发明首先在硅片表面高速率生长第一外延层,相比于常规生长速度具有更高的效率,然后对第一外延层进行刻蚀,能够去除第一外延层表面具有雾缺陷的部分,最后在第一外延层表面进行低速率生长,确保最终硅外延片表面平整、稳定,并且相比于全程慢速率生长具有更高的生产效率,解决了高速率生长的硅外延片表面存在雾缺陷的问题。
  • 衬底及其制作方法-202080106938.5
  • 程凯;向鹏 - 苏州晶湛半导体有限公司
  • 2020-11-13 - 2023-09-12 - H01L21/20
  • 一种衬底及其制作方法,衬底包括:硅衬底(10)以及保护层(11),其中,硅衬底(10)包括中间部分(101)与边缘部分(102),中间部分(101)的厚度大于边缘部分(102)的厚度;中间部分(101)具有待生长面(10a),待生长面(10a)与边缘部分(102)的表面的晶向不同;保护层(11)覆盖于边缘部分(102),用于防止高温制程中边缘部分(102)的缺陷向中间部分(101)延伸。一方面,保护层(11)可防止III‑Ⅴ族化合物材料外延生长的金属源和硅衬底(10)的边缘部分(102)发生反应,使得硅衬底边缘部分(102)的III‑Ⅴ族化合物材料缺陷减少;另一方面,保护层(11)可防止高温制程中硅衬底边缘部分(102)的缺陷向硅衬底中间部分(101)延伸,从而不会引发边缘区域的III‑Ⅴ族化合物材料的缺陷向中间区域的III‑Ⅴ族化合物材料延伸,实现减少III‑Ⅴ族化合物材料的缺陷,尤其是边缘区域的缺陷的目的。
  • 半导体器件及其制作方法、终端设备-202180089289.7
  • 申健;张浩东 - 华为技术有限公司
  • 2021-01-13 - 2023-09-12 - H01L21/20
  • 本申请提供了一种半导体器件及其制作方法、终端设备,能够提高半导体器件中在硅衬底表面形成的氮化物膜层的质量;该半导体器件包括硅衬底,该硅衬底包括基底以及位于基底表面分散设置的多个纳米凸起结构,其中该纳米凸起结构的侧壁具有多种不同的倾斜角;在此基础上,该半导体器件还包括形核层和外延层;且形核层和外延层依次层叠设置于硅衬底具有纳米凸起结构一侧的表面,并且形成形核层和外延层的材料包括氮化物材料。
  • 用于应变管理的稀土磷属元素化物-201780034375.1
  • 安德鲁·克拉克;吕蒂斯·达吉斯;迈克尔·莱比;罗德尼·佩尔策尔 - IQE公司
  • 2017-06-02 - 2023-08-29 - H01L21/20
  • 本文所述的系统和方法可以包括具有第一晶格常数的第一半导体层,在第一半导体上外延生长的稀土磷属元素化物缓冲层,其中与第一半导体相邻的稀土磷属元素化物缓冲层的第一区域具有小于1%的净应变,在稀土磷属元素化物缓冲层上外延生长的第二半导体层,其中与第二半导体相邻的稀土磷属元素化物缓冲层的第二区域具有作为所需应变的净应变,并且其中稀土磷属元素化物缓冲层可以包括一种或多种稀土元素以及一种或多种V族元素。在一些示例中,期望的应变近似为零。
  • 包含III-N材料的半导体结构体-201780030953.4
  • D·施恩克;A·巴瓦尔德 - 埃克斯甘公司
  • 2017-03-01 - 2023-08-25 - H01L21/20
  • 本发明涉及包含III‑N材料的半导体结构体(1),其包括:载体衬底(2);由III‑N材料制成的主层(3),所述主层(3)包含设置在所述载体衬底(2)上的第一部分(3a)和设置在所述第一部分(3a)上的第二部分(3b);由III‑N材料制成的夹层(4),其设置在所述第一部分(3a)和所述第二部分(3b)之间,以便压迫所述主层的所述第二部分(3b)。所述结构体(1)的特征在于,所述夹层(4)由设置在所述第一部分(3a)上的下层(4a)和设置在所述下层(4a)上并由超晶格形成的上层(4b)组成。
  • 具有氮化硼铝三元合金层和第二III族氮化物三元合金层的异质结的半导体器件-201880075723.4
  • 李晓航;刘开锴 - 阿卜杜拉国王科技大学
  • 2018-10-10 - 2023-08-22 - H01L21/20
  • 提供了一种用于形成半导体器件的方法,所述半导体器件具有布置在第二III族氮化物三元合金层上的第一III族氮化物三元合金层的异质结。确定用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的浓度范围,使得在第一III族氮化物三元合金层和第二III族氮化物三元合金层的异质结的界面处的极化强度差的绝对值小于或等于0.007C/m2或大于或等于0.04C/m2。从确定的浓度范围中选择用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的特定浓度,使得在第一III族氮化物三元合金层和第二III族氮化物三元合金层的异质结的界面处的极化强度差的绝对值小于或等于0.007C/m2或大于或等于0.04C/m2。利用所选择的用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的特定浓度来形成半导体器件。第一III族氮化物三元合金层和第二III族氮化物三元合金层具有纤锌矿晶体结构。第一III族氮化物三元合金层是BAlN,并且第二III族氮化物三元合金层是InGaN、InAlN、AlGaN或BGaN。
  • 具有氮化硼镓三元合金层和第二III族氮化物三元合金层的异质结的半导体器件-201880075777.0
  • 李晓航;刘开锴 - 阿卜杜拉国王科技大学
  • 2018-10-10 - 2023-08-22 - H01L21/20
  • 提供了一种用于形成半导体器件的方法,所述半导体器件具有布置在第二III族氮化物三元合金层上的第一III族氮化物三元合金层的异质结。确定用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的浓度范围,使得在第一III族氮化物三元合金层和第二III族氮化物三元合金层的异质结的界面处的极化强度差的绝对值小于或等于0.007C/m2或大于或等于0.04C/m2。从确定的浓度范围中选择用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的特定浓度,使得在第一III族氮化物三元合金层和第二III族氮化物三元合金层的异质结的界面处的极化强度差的绝对值小于或等于0.007C/m2或大于或等于0.04C/m2。利用所选择的用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的特定浓度来形成半导体器件。第一III族氮化物三元合金层和第二III族氮化物三元合金层具有纤锌矿晶体结构。第一III族氮化物三元合金层是BGaN,并且第二III族氮化物三元合金层是InGaN、InAlN、BAlN或AlGaN。
  • 具有氮化铟铝三元合金层和第二III族氮化物三元合金层的异质结的半导体器件-201880075712.6
  • 李晓航;刘开锴 - 阿卜杜拉国王科技大学
  • 2018-10-10 - 2023-08-15 - H01L21/20
  • 提供了一种用于形成半导体器件的方法,所述半导体器件具有布置在第二III族氮化物三元合金层上的第一III族氮化物三元合金层的异质结。确定用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的浓度范围,使得在第一III族氮化物三元合金层和第二III族氮化物三元合金层的异质结的界面处的极化强度差的绝对值小于或等于0.007C/m2或大于或等于0.04C/m2。从确定的浓度范围中选择用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的特定浓度,使得在第一III族氮化物三元合金层和第二III族氮化物三元合金层的异质结的界面处的极化强度差的绝对值小于或等于0.007C/m2或大于或等于0.04C/m2。利用所选择的用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的特定浓度来形成半导体器件。第一III族氮化物三元合金层和第二III族氮化物三元合金层具有纤锌矿晶体结构。第一III族氮化物三元合金层是InAlN,并且第二III族氮化物三元合金层是InGaN、AlGaN、BAlN或BGaN。
  • 具有氮化铝镓三元合金层和第二III族氮化物三元合金层的异质结的半导体器件-201880075529.6
  • 李晓航;刘开锴 - 阿卜杜拉国王科技大学
  • 2018-10-10 - 2023-08-11 - H01L21/20
  • 提供了一种用于形成半导体器件的方法,所述半导体器件具有布置在第二III族氮化物三元合金层上的第一III族氮化物三元合金层的异质结。确定用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的浓度范围,使得在第一III族氮化物三元合金层和第二III族氮化物三元合金层的异质结的界面处的极化强度差的绝对值小于或等于0.007C/m2或大于或等于0.04C/m2。从确定的浓度范围中选择用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的特定浓度,使得在第一III族氮化物三元合金层和第二III族氮化物三元合金层的异质结的界面处的极化强度差的绝对值小于或等于0.007C/m2或大于或等于0.04C/m2。利用所选择的用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的特定浓度来形成半导体器件。第一III族氮化物三元合金层和第二III族氮化物三元合金层具有纤锌矿晶体结构。第一III族氮化物三元合金层是AlGaN,并且第二III族氮化物三元合金层是InGaN、InAlN、BAlN或BGaN。
  • 外延衬底及其制备方法、半导体晶圆-202080107580.8
  • 赫然;丁瑶;刘静遐;焦慧芳 - 华为技术有限公司
  • 2020-12-11 - 2023-08-01 - H01L21/20
  • 提供一种外延衬底及其制备方法、半导体晶圆及半导体器件的制备方法,能够解决外延材料因其与外延衬底之间晶格失配和/或热失配而产生缺陷的问题,并有利于降低半导体器件的成本。外延衬底的制备方法包括:提供第一衬底和第二衬底,其中,第二衬底的晶格常数与待生长的外延材料的晶格常数相匹配。在第二衬底的内部形成损伤层,使得第二衬底被损伤层分隔为基底和晶格匹配层。在第一衬底上形成剥离层,将第二衬底的晶格匹配层键合在剥离层的背离第一衬底的一侧;或,在晶格匹配层上形成剥离层,将第一衬底键合在剥离层的背离晶格匹配层的一侧。去除损伤层和基底,并抛光晶格匹配层的背离剥离层的表面。晶格匹配层的抛光表面用于生长外延材料。
  • 用于光子和电子的异质性集成的原子层沉积结合-201710912337.3
  • J·帕克;G·A·菲什;M·A·斯潘纳格尔;A·拉巴罗 - 无盖灯光电公司
  • 2017-09-29 - 2023-08-01 - H01L21/20
  • 呈现了用于利用原子层沉积(ALD)结合的光子和电子的异质性集成的方法和系统。一个方法包括用于形成化合物半导体和用于将保护材料(例如,Al2O3)的连续膜沉积(例如,经由原子层沉积)在化合物半导体的第一表面上的操作。而且,方法包括用于形成绝缘体上硅(SOI)晶圆的操作,其中SOI晶圆包括一个或多个波导。方法还包括将第一表面处的化合物半导体结合到SOI晶圆以形成结合结构以及处理结合结构。保护材料在结合结构的进一步的处理期间保护化合物半导体免受酸蚀刻。
  • 碳化硅层叠基板及其制造方法-201880010575.8
  • 小西久美子;大内洁;小林庆亮;岛明生 - 株式会社博迈立铖
  • 2018-01-30 - 2023-07-11 - H01L21/20
  • 在碳化硅层叠基板内,提高将使通电可靠性劣化的缺陷即基底面位错(BPD)转换为无害的缺陷即贯通刃状位错(TED)的效率,由此,提高碳化硅层叠基板的可靠性。作为该方法,在具有SiC基板和依次形成于SiC基板上的外延层即缓冲层及漂移层的碳化硅层叠基板上,在SiC基板和缓冲层之间,以与SiC基板的上表面相接触的方式形成杂质浓度比SiC基板及缓冲层低且比漂移层高的半导体层。
  • 半导体外延晶片及其制造方法、以及固体摄像元件的制造方法-201880048554.5
  • 奥山亮辅 - 胜高股份有限公司
  • 2018-06-12 - 2023-06-30 - H01L21/20
  • 本发明提供一种能够在改性层内高浓度地保持氢且外延层的结晶性优异的半导体外延晶片。本发明的半导体外延晶片(100)具有:半导体晶片(10);改性层(14),形成于该半导体晶片(10)的表面部且在该半导体晶片(10)中固溶有氢;以及外延层(18),形成于该改性层(14)上,从所述外延层(18)的表面(100A)起算的深度方向上的改性层(14)的氢的浓度分布为包括所述深度方向上较浅的第1峰及较深的第2峰的双峰型的浓度分布。
  • 在半导体基板上的层的形成-201780030457.9
  • M.克尔曼;Z.贾;S.纳格;R.迪蒂兹奥 - 艾克斯特朗欧洲公司
  • 2017-04-04 - 2023-06-27 - H01L21/20
  • 这里描述的是用于在基板上形成外延III‑V层的技术。在预清洁室中,通过用氢等离子体(或等离子体分解产物)处理基板,可以用钝化层代替天然氧层。在沉积室中,基板的温度可以升高到低于700℃的温度。在基板温度升高的同时,组V前体可以流入沉积室,以便将钝化层的氢封端(Si‑H)表面转变成砷封端(Si‑As)表面。在基板已经冷却之后,可以使组III前体和组V前体流动以形成成核层。最后,在升高的温度下,可以使组III前体和组V前体流动以形成体III‑V层。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top