[发明专利]适用于双相脉冲调制的宽窗口解码器电路

摘要

一种双相脉冲调制(DPPM)解码器电路(见图3)可处理一系列其脉冲宽度表示连续的若干M数据位组(例如，00、01、10、11)的高和低脉冲形式的DPPM信号，以便于恢复该信号所携带的数据。M位组的2^M种可能的数据值各自对应于2^M种不同的脉冲宽度中的一种(见图1)。电路模块(图4所示的47和48)通过管线式传送DPPM信号(43)通过一短延迟链(49)并将延迟的输出(T₂…T₈)及未延迟的信号输入逻辑“与”门(51A－51C)来确定各脉冲的宽度，51A－51C的输出用于触发寄存器(55A－55C)的定时触发。寄存器在各个信号脉冲开始之时被复位至已知状态，并且如果有定时触发就翻转成相反状态。由逻辑(65)诠释寄存的输出(D8、D6、D4)，以获得对应的M位组(DATA_H、DATA_L)。

主权项

1.一种脉冲宽度确定电路模块，包括：适用于产生DPPM信号的相对于信号脉冲前沿的一组指定的延迟的装置，所述指定的延迟被选择成对应于一组可能的N位数据值的预期脉冲过渡时间中除最长的那一个以外的其它所有预期脉冲过渡时间；一组逻辑“与”门，每个所述逻辑“与”门具有被耦合成接收无延迟的DPPM信号的第一输入和被耦合成接收具有所述指定延迟之一的DPPM信号的第二输入，每个所述逻辑“与”门还具有一个输出；一组寄存器，每个所述寄存器具有用于在每个DPPM信号脉冲开始时将该寄存器复位到已知状态的复位输入、被连结成接收与所述已知状态相反的值的数据输入、耦合到相应逻辑“与”门的输出的时钟输入、和寄存器输出；以及，逻辑装置，它耦合到来自所述一组寄存器的寄存器输出，用于将一组寄存的状态转换成每个DPPM信号脉冲所对应的N位数据值。