[实用新型]图象数据总线传输装置和底板或背板以及图象处理器无效
申请号: | 200520034528.7 | 申请日: | 2005-06-14 |
公开(公告)号: | CN2800370Y | 公开(公告)日: | 2006-07-26 |
发明(设计)人: | 曾建军 | 申请(专利权)人: | 曾建军 |
主分类号: | G06F3/14 | 分类号: | G06F3/14 |
代理公司: | 深圳创友专利商标代理有限公司 | 代理人: | 李广 |
地址: | 518055广东省深圳市南*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型公开一种图象数据总线传输装置和底板或背板及图象处理器,包括图象采集卡、图象分割卡、传输线和逻辑驱动电路、次级时钟和数据逻辑驱动电路,图象采集卡的时钟和数据信号分别接至时钟和数据逻辑驱动电路,时钟和数据逻辑驱动电路的输出端接至图象分割卡,时钟和数据逻辑驱动电路输出时钟和数据信号输出至次级时钟和数据逻辑驱动电路,次级时钟逻辑驱动电路输出端接至图象分割卡及下一级次级时钟逻辑驱动电路,次级数据逻辑驱动电路输出端接至图象分割卡及下一级次级数据逻辑驱动电路。由于采用次级时钟和数据逻辑驱动电路输出的时钟和数据信号驱动图象分割卡对该信号进行处理,改善信号传输质量,使其能支持高带宽数据传输。 | ||
搜索关键词: | 图象 数据 总线 传输 装置 底板 背板 以及 处理器 | ||
【主权项】:
1、一种图象数据总线传输装置,包括:传输线、时钟逻辑驱动电路和数据逻辑驱动电路,图象采集卡的时钟信号和数据信号分别经传输线接至时钟逻辑驱动电路和数据逻辑驱动电路,时钟逻辑驱动电路和数据逻辑驱动电路的输出端分别经传输线输出至图象分割卡,其特征在于:还包括次级时钟逻辑驱动电路和次级数据逻辑驱动电路和次级传输线,所述次级时钟逻辑驱动电路和次级数据逻辑驱动电路为一级或多级,所述时钟逻辑驱动电路和数据逻辑驱动电路输出的时钟信号和数据信号分别经次级传输线输出至次级时钟逻辑驱动电路和次级数据逻辑驱动电路,次级时钟逻辑驱动电路经次级传输线输出至图象分割卡及下一级次级时钟逻辑驱动电路,次级数据逻辑驱动电路分别经次级传输线输出至图象分割卡及下一级次级数据逻辑驱动电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于曾建军,未经曾建军许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200520034528.7/,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置