[发明专利]一种高速同步计数器无效
| 申请号： | 200410013033.6 | 申请日： | 2004-04-14 |
| 公开（公告）号： | CN1564463A | 公开（公告）日： | 2005-01-12 |
| 发明（设计）人： | 赵珞成 | 申请（专利权）人： | 武汉大学 |
| 主分类号： | H03K23/40 | 分类号： | H03K23/40 |
| 代理公司： | 湖北武汉永嘉专利代理有限公司 | 代理人： | 朱必武 |
| 地址： | 43007*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种高速同步计数器，具有计数信号输入线和n位计数级，n≥2，计数信号输入线连接到所述的各级计数器的计数信号输入端，其特征是：每位计数器中都具有一个计数电路和至少一个计数预置装置，计数电路具有至少一个计数预置输入口，每一个计数预置装置具有至少两个输入端和至少一个输出端，计数预置装置的输入端与本级计数器的输出及它的全部前级计数器的输出连接，计数预置装置的输出端接本级计数器的计数预置输入口。各位计数器的计数预置装置的延迟时间是一致的，并且是并行运行的，所以对于同样速度的器件，本发明可以达到更高的计数速度和同步精度，而且计数输入信号频率范围更宽。 | ||
| 搜索关键词： | 一种 高速 同步 计数器 | ||
【主权项】：
1.一种高速同步计数器，具有计数信号输入线和n位计数级，n≥2，计数信号输入线连接到所述的各级计数器的计数信号输入端，其特征是：每位计数器中都具有一个计数电路和至少一个计数预置装置，计数电路具有至少一个计数预置输入口，每一个计数预置装置具有至少两个输入端和至少一个输出端，计数预置装置的输入端与本级计数器的输出及它的全部前级计数器的输出连接，计数预置装置的输出端接本级计数器的计数预置输入口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉大学，未经武汉大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410013033.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种分频装置及数据处理电路-202311077038.4
- 董绍鹏 - 牛芯半导体（深圳）有限公司
- 2023-08-25 - 2023-10-27 - H03K23/40
- 本申请的实施例提供了一种分频装置及数据处理电路，该分频装置包括时钟模块、选通模块、输出模块和调频模块；选通模块分别与时钟模块的时钟输出端和调频模块的调频信号输出端连接；输出模块与选通模块的选通信号输出端连接；调频模块与时钟输出端和输出模块的目标时钟频率信号输出端连接。本申请实施例的技术方案可以通过选通模块基于时钟模块输出的两个时钟信号和调频模块输出的调频信号向输出模块输出选通信号，以使输出模块根据选通信号输出目标时钟频率信号，提升整体的响应速度，不易在传输数据的过程中丢失数据，在此过程中，通过调频信号延长选通信号的信号宽度，使得目标时钟频率信号的信号宽度达到传输协议所需求的信号宽度。
- 正倒计数电路和计数器-202011623452.7
- 曹进伟;陈孟邦;卢玉玲;邹云根;蔡文前;张丹丹;肖敏;陈航强;林丽菲 - 宗仁科技（平潭）股份有限公司
- 2020-12-30 - 2023-09-26 - H03K23/40
- 本发明提出一种正倒计数电路和计数器，其中，正倒计数电路包括第一信号处理电路、第二信号处理电路和多个触发器电路，通过采用第一信号处理电路接收正计数控制信号或者倒计数控制信号并输出对应的正计数触发信号和倒计数触发信号，同时，由第二信号处理电路为各触发器电路提供时钟信号，各触发器电路根据时钟信号以及对应的触发信号正向或者倒向切换输出电平，仅需设置一套计数电路即可完成正计数和倒计数，简化了电路结构和设计成本。
- 一种高精度计数方法及系统-202310793140.8
- 邓可为;戴志坚;杨万渝 - 电子科技大学
- 2023-06-30 - 2023-09-22 - H03K23/40
- 本发明涉及一种高精度计数方法，包括以下步骤：S1：将初始低频时钟信号按照预期采样间隔进行多级延迟采样得到同频率不同相位的低频时钟信号；S2：以初始低频时钟信号与同频率不同相位的低频时钟信号作为基准对被测信号进行异步计数。一种高精度计数系统，包括彼此电连接的延迟模块与计数模块；所述延迟模块对初始低频时钟信号进行多级以预期采样间隔为标准的延迟操作，得到同频率不同相位的低频时钟信号；所述计数模块以初始低频时钟信号与同频率不同相位的低频时钟信号作为基准对被测信号进行异步计数。本发明采用等效采样的思想，通过多级延迟，利用多组相同频率不同相位的低频低抖动时钟分时对单一被测信号进行采样，通过对计数时钟的相位延迟提高等效采样率。
- 一种分频器电路-202310604783.3
- 彭仁国;车文毅 - 裕太微（上海）电子有限公司
- 2023-05-26 - 2023-09-19 - H03K23/40
- 本发明公开了一种分频器电路，包括第一D触发器DFF1、第二D触发器DFF2、第一或非门NOR1、第二或非门NOR2和反相器INV，所述第一D触发器DFF1的D输入端接反相器INV的输出端，所述第一D触发器DFF1的QP输出端接所述第一或非门NOR1的输入端A，所述第一或非门NOR1的输入端B接控制信号mod，所述第二D触发器DFF2的QP输出端同时接反相器INV的输入和第二或非门NOR2的输入端C，所述第二或非门NOR2的输入端D接第一或非门NOR1的输出端，第二或非门NOR2的输出端接第二D触发器DFF2的D输入端，第一D触发器DFF1和第二D触发器DFF2的clk时钟端均接有时钟信号Clk。本发明能够提高分频器电路的最高工作频率。
- 一种分频电路、分频装置及电子设备-201811050602.2
- 杨波 - 佛山科学技术学院
- 2018-09-10 - 2023-09-01 - H03K23/40
- 本发明公开了一种分频电路、分配装置及电子设备，包括：N位二进制计数器、反相加法电路、电压比较器、可调电位器和D触发器；N位二进制计数器从其输出端最低位开始的M位输出端按照权位由低到高的顺序依次与反相加法电路的M位输入端相连，反相加法电路的输出端与电压比较器的反相输入端相连，电压比较器的同相输入端与电位器的滑动端相连，电压比较器的输出端与D触发器的数据输入端相连，D触发器的输出端与N位二进制计数器的复位端相连，可调电位器的第一接线端接地，第二接线端连接标准电源。采用本发明的分频电路、分配装置及电子设备可实现连续调节分频频率，其分配调节速度快，便于使用。
- 一种同步五分频电路和五分频信号生成方法-202310540498.X
- 刘盾;王运峰;颜世朋;何俊伟;单志清 - 上海奎芯集成电路设计有限公司
- 2023-05-12 - 2023-08-08 - H03K23/40
- 本发明提供一种同步五分频电路和五分频信号生成方法，通过D1＝(Q1！)(Q3！)，D2＝((Q1！)(Q2))||((Q1)(Q2！))，D3＝Q1Q2三个表达式的运算，再结合3个D触发器，实现了Q3Q2Q1组合状态的5位循环状态转换，然后利用1个D触发器对Q2信号进行位移，并结合Q2的反向信号进行逻辑运算实现了50％占空比的五分频器，能在仅使用4个上升沿触发的D触发器的情况下实现同步5分频电路，比其他相同分频比的电路能节约1‑2个触发器，且所需的触发器结构比较简单，在集成电路中能够有效的节约面积和成本，此外该电路还能保持分频信号的占空比为50％。
- 用于早期检测超出频率范围的信号偏移的方法和装置-202211708207.5
- S·戈特加尔卡;R·苏瓦尔纳;P·维斯瓦纳坦皮莱;S·格 - 德克萨斯仪器股份有限公司
- 2022-12-29 - 2023-07-07 - H03K23/40
- 本申请涉及用于早期检测超出频率范围的信号偏移的方法和装置。一种示例设备包括：第一时钟分频器电路系统(110)，其耦合到第一时钟(105)；第一计数器电路系统(120)，其被配置成耦合到第一时钟分频器电路系统(110)，所述第一计数器电路系统(120)被配置成基于第一时钟(105)和第二时钟(130)递增；第二时钟分频器电路系统(150)，其耦合到第三时钟(145)；第二计数器电路系统(160)，其被配置成耦合到第二时钟分频器电路系统(150)，所述第二计数器电路系统(160)被配置成基于第三时钟(145)和第二时钟(130)递增；和比较电路系统(170)，其耦合到第一和第二计数器电路系统(120和160)。
- 用于汞离子微波频标的高速脉冲信号计数装置及其方法-201710157460.9
- 陈义和;汪漫;佘磊;柳浩;李交美 - 中国科学院武汉物理与数学研究所
- 2017-03-16 - 2023-03-31 - H03K23/40
- 本发明公开了一种用于汞离子微波频标的高速脉冲信号计数装置及其方法，涉及汞离子微波频标信号检测领域。本计数装置是：LVDS接收电路（10）、上升沿检测电路（20）、计数电路（30）和控制电路（40）依次连接；LVDS接收电路10）分别与上升沿检测电路（20）、计数电路（30）和控制电路（40）连接。本发明主要电路在FPGA中实现，功能实现方式灵活；采用了LVDS接收电路，可以降低装置的工作时钟，减小FPGA时序设计的要求，降低设计难度，能够提高脉冲分辨率；具有集成度高和体积小的优点；用于汞离子微波频标信号检测领域，很容易推广到基于单光子计数的微弱信号检测领域。
- 一种低延迟的高频时钟分频电路、分频器及分频方法-201910575911.X
- 李乾男 - 西安紫光国芯半导体有限公司
- 2019-06-28 - 2023-03-07 - H03K23/40
- 为了解决现有时钟分频电路延迟较大、无法满足高频需求以及耗费的D触发器资源较多的技术问题，本发明提供了一种低延迟的高频时钟分频电路、分频器及分频方法。高频时钟分频电路包括分频单元和同步单元；分频单元将源时钟分频后，通过同步单元输出。本发明的输出时钟clock_out是由源时钟clock_in同步后输出，延迟小。
- 多位宽计数器信号跨时钟同步电路及方法-202111620106.8
- 张旭;娄霞 - 苏州洪芯集成电路有限公司
- 2021-12-28 - 2022-12-13 - H03K23/40
- 本发明公开了一种多位宽计数器信号跨时钟同步电路及方法，包括以下步骤：（1）在慢时钟域CLK1通过移位寄存器的方式产生四个有时间差的四分频时钟信号；（2）将四个四分频时钟信号和计数使能信号都打3拍流水，得到同步后的分频时钟信号以及打拍后的使能信号；（3）将两个同步后的分频时钟信号中每一位对应，分别进行逻辑处理，产生四个计数使能信号；（4）当打拍后的使能信号为高且计数使能信号任意一位为高时，使快时钟域的计数器+1，即可得到同步后的计数器信号。本发明适用范围在于从任意慢时钟域到快时钟域、任意相位关系，避免亚稳态现象产生，保证了数据同步的正确性，提高了系统运行的稳定性。
- 计数器-202210897992.7
- 严波;方超敏;王悦 - 普源精电科技股份有限公司
- 2022-07-28 - 2022-10-14 - H03K23/40
- 本申请实施例提供一种计数器，包括：计数模块，包括多个级联的子计数器和连接在多个子计数器中至少两个相邻的子计数器之间的延迟单元；其中，子计数器用于对时钟脉冲的个数进行计数以输出计数输出信号和进位输出信号；延迟单元用于接收至少两个子计数器中前一级子计数器的进位输出信号，并将接收到的进位输出信号进行延迟后输出至后一级子计数器；数据对齐模块，用于接收多个子计数器的计数输出信号，并按照与延迟单元导致的延迟时间对应的关系将接收到的属于同一个计数周期的多个计数输出信号进行数据对齐，以输出计数结果。如此，在保证计数准确性的前提下，提升了计数器的运行速度，有利于实现更高位数的计数器。
- 计数电路、存储器件及系统-202210126463.7
- 许聪 - 长江存储科技有限责任公司
- 2022-02-10 - 2022-06-17 - H03K23/40
- 本公开实施例提供一种计数电路，包括：时钟源、时钟控制单元和N个输出单元；其中，N为正整数。时钟控制单元根据接收的时钟源输出的时钟信号、以及第一个输出单元的输出值至第M个输出单元的输出值，生成时钟控制信号并输出至第M+1个输出单元至第N个输出单元的时钟输入端，时钟控制信号具有信号值不同的第一信号值和第二信号值。第M+1个输出单元至第N个输出单元在接收的时钟控制信号从第二信号值切换为第一信号值时，进行锁存；在接收的时钟控制信号为第二信号值时，保持当前状态值不变。
- 一种应答机测试用开关分频器-202023032938.1
- 刘希;彭涛;汪龙;冉钦川 - 中电天奥有限公司
- 2020-12-16 - 2021-10-22 - H03K23/40
- 本实用新型公开了一种应答机测试用开关分频器，包括PIN开关电路、分频电路和DC/DC电路，所述PIN开关电路上设有接收计算机并口信号和应答机信号的输入端，所述PIN开关电路通过分频电路将信号输出至测试台，所述DC/DC电路分别为PIN开关电路和分频电路供电。与现有技术相比，本实用新型将两路信号通过高频电缆连接到测试设备的输入端，计算机通过并口发送控制指令与开关分频器控制端，控制开关分频器内的开关选择其中一个测量通道，在开关分频器完成信号分频之后，分频信号单路输出到频率计进行频率测量，测量出的频率值通过GPIB卡实时传输给计算机的显控界面进行显示。
- 分频器电路-202022525194.0
- 刘凌霄;王伙荣 - 西安钛铂锶电子科技有限公司
- 2020-11-04 - 2021-06-29 - H03K23/40
- 本实用新型实施例公开了一种分频器电路，例如包括：计数器电路，包括时钟信号输入端、计数初始值加载控制端和反转控制信号输出端；输出反转电路，其两个输入端分别电连接所述时钟信号输入端和所述反转控制信号输出端，且还包括预分频时钟信号输出端，其中所述预分频时钟信号输出端电连接所述计数初始值加载控制端；以及占空比调整电路，其两个输入端分别电连接所述时钟信号输入端和所述预分频时钟信号输出端，且还包括分频时钟信号输出端和奇偶分频控制信号输入端。本实用新型实施例通过所述计数器电路计数引起输出时钟信号翻转的设计，在多模式分频的前提下可以使得各个分频比下所述分频器电路输出的占空比为50％。
- 三分频器电路-202011611399.9
- 余振兴;孙小鹏;郑浩;石灿;王超 - 瑞声科技（南京）有限公司;瑞声声学科技（深圳）有限公司
- 2020-12-30 - 2021-05-11 - H03K23/40
- 本发明实施例提供了一种新型全差分注入锁定三分频器电路，包括：第一差分输入端、第二差分输入端、第三差分输入端、变压器、第一晶体管器件、第二晶体管器件，构成交叉耦合对的第三晶体管器件以及第四晶体管器件，第一差分输出端；所述变压器的主线圈两个端口与所述第一差分输入端相连，所述变压器的次线圈两个端口与所述第一晶体管器件的源极以及所述第二晶体管器件的源极相连；所述第一晶体管器件的栅极与所述第三晶体管器件的栅极通过串联电阻相连，所述第二晶体管器件的栅极与所述第四晶体管器件的栅极通过串联电阻相连，所述第三晶体管以及第四晶体管器件的漏极与所述第一差分输出端相连，该三分频器电路可提高分频带宽和灵敏度。
- 一种自适应守时授时方法-202011500144.5
- 葛飞;王宁;贾明福;张伟彬;李晓庆;吴英攀;高凯 - 北京自动化控制设备研究所
- 2020-12-18 - 2021-03-26 - H03K23/40
- 本发明提供了一种自适应守时授时方法，采用两个计数器分别对滤波后的外部输入信号和本地信号进行计数，以修正本地信号的周期和相位，使本地信号对齐滤波后的外部输入信号，同时还消除了外部输入信号异常情况对本地信号的影响。本发明的方法利用已有的硬件电路资源即可实现，不必增加额外的复杂器件，也不影响其他功能，安全可靠且具备很好的通用性和实用性。本发明的方法已经过实际产品验证，可以实现守时和授时功能，且在首次同步守时或者外部输入信号异常的情况下，不会引起本地信号的跳变、抖动等异常情况。
- 包括异步计数器和同步计数器的代码生成器及其操作方法-202010105727.1
- 崔源显;金珉修;金成龙 - 三星电子株式会社
- 2020-02-20 - 2020-12-01 - H03K23/40
- 公开了代码产生器，包括：异步计数器，包括第一触发器至第m触发器，所述第一触发器至第m触发器被配置为响应于第一时钟信号而异步输出与代码的第一比特至第m比特(m为2或更大的整数)分别相对应的第一输出信号至第m输出信号；以及同步计数器，包括第(m+1)触发器至第(m+n)触发器，所述第(m+1)触发器至第(m+n)触发器被配置为响应于第一时钟信号而同步输出与所述代码的第(m+1)比特至第(m+n)比特(n为2或更大的整数)相对应的第(m+1)输出信号至第(m+n)输出信号。所述异步计数器还包括：第一延迟电路至第m延迟电路，被配置为分别延迟所述第一输出信号至第m输出信号，使得当输出第(m+1)比特至第(m+n)比特时，同时一起输出所述代码的所述第一比特至第m比特。
- 同步计数器-202020898937.6
- 王增双;张加程;郭文胜;黄科;高晓强;盛百城;张献武;谢甲林;亢提;张存亮;王道贤;马世恒;刘林卫;张光宇;张坤 - 中国电子科技集团公司第十三研究所
- 2020-05-25 - 2020-12-01 - H03K23/40
- 本实用新型提供了一种同步计数器，该同步计数器包括：逻辑电路、至少两个数选电路、至少两个D触发器，至少两个数选电路与至少两个D触发器一一对应；逻辑电路的信号输入端与每个D触发器的输出端连接，逻辑电路的第一信号输出端与每个数选电路的第一输入端连接，逻辑电路的第二信号输出端与每个数选电路的地址选择输入端连接；对于相互对应的数选电路和D触发器，数选电路的输出端与D触发器的信号输入端连接；每个数选电路的第二输入端用于接收同步计数器的预设电平信号，每个D触发器的时钟输入端为同步计数器的输入端，逻辑电路的第二信号输出端为同步计数器的输出端。本实用新型提供的同步计数器供电电压更低。
- 同步计数器-202010448531.2
- 王增双;张加程;郭文胜;黄科;高晓强;盛百城;张献武;谢甲林;亢提;张存亮;王道贤;马世恒;刘林卫;张光宇;张坤 - 中国电子科技集团公司第十三研究所
- 2020-05-25 - 2020-08-28 - H03K23/40
- 本发明提供了一种同步计数器，该同步计数器包括：逻辑电路、至少两个数选电路、至少两个D触发器，至少两个数选电路与至少两个D触发器一一对应；逻辑电路的信号输入端与每个D触发器的输出端连接，逻辑电路的第一信号输出端与每个数选电路的第一输入端连接，逻辑电路的第二信号输出端与每个数选电路的地址选择输入端连接；对于相互对应的数选电路和D触发器，数选电路的输出端与D触发器的信号输入端连接；每个数选电路的第二输入端用于接收同步计数器的预设电平信号，每个D触发器的时钟输入端为同步计数器的输入端，逻辑电路的第二信号输出端为同步计数器的输出端。本发明提供的同步计数器供电电压更低。
- 时钟分频电路、控制电路以及电源管理集成电路-201611109739.1
- 曾宪蕃;陈小平;范洪峰 - 矽力杰半导体技术（杭州）有限公司
- 2016-12-06 - 2020-06-02 - H03K23/40
- 公开了一种时钟分频电路、控制电路以及电源管理集成电路。通过受控电流源控制斜坡信号的斜率，并根据斜坡信号和系统时钟脉冲输出经分频的时钟信号的脉冲，由此，可以通过模拟电路根据电压差来平滑地、按比例地进行时钟分频。
- 一种分频电路、分频装置及电子设备-201821473585.9
- 杨波 - 佛山科学技术学院
- 2018-09-10 - 2019-11-15 - H03K23/40
- 本实用新型公开了一种分频电路、分频装置及电子设备，包括：N位二进制计数器、反相加法电路、电压比较器、可调电位器和D触发器；N位二进制计数器从其输出端最低位开始的M位输出端按照权位由低到高的顺序依次与反相加法电路的M位输入端相连，反相加法电路的输出端与电压比较器的反相输入端相连，电压比较器的同相输入端与电位器的滑动端相连，电压比较器的输出端与D触发器的数据输入端相连，D触发器的输出端与N位二进制计数器的复位端相连，可调电位器的第一接线端接地，第二接线端连接标准电源。采用本实用新型的分频电路、分频装置及电子设备可实现连续调节分频频率，其分配调节速度快，便于使用。
- 一种同步计数器-201810115800.6
- 李志刚 - 长沙泰科阳微电子有限公司
- 2018-02-06 - 2019-08-13 - H03K23/40
- 本发明公开了一种同步计数器，包括输入端COUNTER ENABLE、输入端CLOCK、输出端CARRY、输出端CARRY_B、状态输出端Q0、状态输出端Q1、状态输出端Q2和状态输出端Q3、触发器DFF1、触发器DFF2、触发器DFF3、触发器DFF4、触发器DFF5、二输入与非门ND1、二输入或非门NR1、二输入与非门ND2、二输入或非门NR2、二输入与非门ND3、二输入或非门NR3和非门INV1，其中，触发器DFF1、触发器DFF2、触发器DFF4的输入端和输出端分别包括输入端EN1和输入端T1以及输出端Q1和输出端QN1，触发器DFF3和触发器DFF5的输入端和输出端分别包括输入端ENB和输入端T2以及输出端Q2和输出端QN2，输入端COUNTER ENABLE分别与触发器DFF1的输入端EN1、二输入与非门ND1的输入端以及触发器DFF2的输入端EN1连接。
- 一种同步计数器-201820203813.4
- 李志刚 - 长沙泰科阳微电子有限公司
- 2018-02-06 - 2018-08-24 - H03K23/40
- 本实用新型公开了一种同步计数器，包括输入端COUNTER ENABLE、输入端CLOCK、输出端CARRY、输出端CARRY_B、状态输出端Q0、状态输出端Q1、状态输出端Q2和状态输出端Q3、第一触发器DFF1、第二触发器DFF2、第三触发器DFF3、第四触发器DFF4、第五触发器DFF5、第一二输入与非门ND1、第一二输入或非门NR1、第二二输入与非门ND2、第二二输入或非门NR2、第三二输入与非门ND3、第三二输入或非门NR3和第一非门INV1。
- 编码器分频电路-201810019348.3
- 邓智慧 - 深圳市四方电气技术有限公司
- 2018-01-09 - 2018-07-27 - H03K23/40
- 本发明提供了一种编码器分频电路，用于将编码器的A相脉冲、B相脉冲和Z相脉冲分频输出，所述分频电路包括脉冲方向测定单元、A相脉冲分频单元、B相分频脉冲合成单元；其中，所述脉冲方向测定单元用于根据A相脉冲和B相脉冲获得电机旋转方向；所述A相脉冲分频单元用于根据电机旋转方向对A相脉冲和B相脉冲进行分频计数，以获得A相分频脉冲；所述B相分频脉冲合成单元用于合成与A相分频脉冲正交且脉宽一致的B相分频脉冲。本发明提供的编码器分频电路具有制造成本低、抗干扰能力强、准确性高的特点，有利于在中低端产品中应用和推广。
- 一种连续时差测量的方法及装置-201410136100.7
- 刘伯安 - 刘伯安
- 2014-04-08 - 2018-07-17 - H03K23/40
- 本发明提供了一种等延时信号转换方法及装置，可以实现电子信号的高电平或低电平的持续时间、上升沿至上升沿或下降沿至下降沿的时间间隔的连续测量，不仅给出了将其应用于飞行时间测量、激光测距等的方法及装置，还提供了几种将该方法应用于串行数据接收的方法及装置，降低了对时钟频率(Frequency)、畸变(Distortion)、晃动(Jitter)等的敏感度，使串行数据接收装置更加可靠和易于实现。
- 一种多路不相干脉冲合并计数系统及方法-201610556562.3
- 王永才;李志军 - 湘潭大学
- 2016-07-15 - 2018-07-17 - H03K23/40
- 本发明公开了一种多路不相干脉冲合并计数系统及方法，包括n个级联的两路不相干脉冲合并电路和一个计数器；n为整数，且n≥2；每一个两路不相干脉冲合并电路用于实现输入的两路不相干脉冲分时合并；级联方式为：第1路脉冲和第2路脉冲输入第1个两路不相干脉冲合并电路，输出分时合并脉冲Uo1；第i‑1个两路不相干脉冲合并电路输出的分时合并脉冲Uo(i‑1)和第i+1路脉冲输入第i个两路不相干脉冲合并电路，输出分时合并脉冲Uoi；i＝2，3，…，n；第n个两路不相干脉冲合并电路输出的分时合并脉冲Uon输入计数器时钟端。本发明电路简单，成本低廉，可靠性高，很好地解决了多路不相干脉冲的合并计数问题。
- 一种用于汞离子微波频标的高速脉冲信号计数装置-201720259852.1
- 陈义和;汪漫;佘磊;柳浩;李交美 - 中国科学院武汉物理与数学研究所
- 2017-03-16 - 2017-11-10 - H03K23/40
- 本实用新型公开了一种用于汞离子微波频标的高速脉冲信号计数装置，涉及汞离子微波频标信号检测领域。本计数装置是LVDS接收电路（10）、上升沿检测电路（20）、计数电路（30）和控制电路（40）依次连接；LVDS接收电路10）分别与上升沿检测电路（20）、计数电路（30）和控制电路（40）连接。本实用新型主要电路在FPGA中实现，功能实现方式灵活；采用了LVDS接收电路，可以降低装置的工作时钟，减小FPGA时序设计的要求，降低设计难度，能够提高脉冲分辨率；具有集成度高和体积小的优点；用于汞离子微波频标信号检测领域，很容易推广到基于单光子计数的微弱信号检测领域。
- 计频电路及其方法-201410188564.2
- 叶嘉瑞;王政伟;郜一匡 - 翰硕电子股份有限公司
- 2014-05-06 - 2017-10-27 - H03K23/40
- 本公开提供了一种计频电路，适用于一电磁板与一电磁笔。该计频电路包括一来源端计数模块、一移动端计数模块、一逻辑判断模块、一切换开关模块、一撷取信号模块、一计频模块及一控制模块。其中来源端计数模块计算第一时脉信号的时脉脉冲的累计次数达到第一预设值时，切换开关模块将切换为一接收模式；移动端计数模块计算第二时脉信号的时脉脉冲的累计次数达到第二预设值时，切换开关模块将切换为一发送模式。当计频模块计算循环次数值的累计次数达到第三预设值时，计频模块完成第一高频时脉信号的计数，且控制模块进而求出电磁笔的频率。
- 多阶复制计数器存储装置及用来管理多播封包处理的方法-201410169530.9
- 张建雄 - 联发科技股份有限公司
- 2014-04-25 - 2017-07-07 - H03K23/40
- 本发明公开一种多阶复制计数器存储装置及用来管理多播封包处理的方法。多阶复制计数器存储装置，用于多播封包处理，包括第一阶存储装置，用来存储关于需要被广播至多个多播目标的第一多播封包的相同单元数据的多个第一计数值，其中所存储的所述第一计数值的总和等于尚未被广播到所述第一多播封包的所述相同单元数据的所述多播目标的数目；以及第二阶存储装置，用来存储第二计数值，所述第二计数值基于所述第一计数值来调整，以指示所述第一多播封包的所述相同单元数据的多播操作是否完成。本发明所公开的多阶复制计数器存储装置，能够以可接受的面积尺寸和成本来达到所需频宽。
- 一种符合测量系统及方法-201510761108.7
- 刘建宏;代云启;相耀;董续胜 - 科大国盾量子技术股份有限公司
- 2015-11-09 - 2016-03-30 - H03K23/40
- 本申请提供了一种符合测量系统及方法，该系统包括：对脉冲信号进行进位链锁存及编码的进位链锁存模块；对编码进行纠错的编码纠错模块；将纠错后的编码进行译码转换为时间信息的译码模块；当起始信号甄别模块在脉冲信号中甄别到起始信号后，根据计数模块记录的起始信号与停止信号之间的粗计数值和根据时间信息获取的细计数值计算停止信号相对于起始信号的相对时间值的时间计算模块；将相对时间值与设定的符合门宽进行比较，判断是否符合成功的符合测量模块。该系统通过采用进位链锁存模块对脉冲信号进行进位链锁存以及编码，实现ps级的符合精度，能够有效减少光子的本底噪声、探测器的暗计数及后脉冲等引起的偶然符合概率，提高测量精度。
- 专利分类
