[发明专利]借助并行定序器的数字电路实现

摘要

一个利用一组能快速、有效地并行处理系统级设计的同步定序器来设计和实现数字集成电路的系统。该系统和方法将基于数字原理图和硬件描述语言(HDL)的设计转换为由一组并行运算定序器来执行的一个逻辑方程组和一位算术逻辑运算。该系统包括将连线表和DHL设计转换为布尔逻辑方程的软件和一个在多个定序器之间分配这些逻辑方程的编译器。每个定序器包括一个逻辑处理器、储存指定布尔逻辑方程执行代码的关联程序存储器和储存逻辑方程处理结果的数据存储器。为使多个定序器同步执行逻辑方程，所有程序存储器由一个公共地址寄存器编址。逻辑方程的处理被设计得使它们的输出能够被该互连定序器中的同步读指令读出，而不需要任何控制信号。

主权项

1、一个并行处理逻辑方程和算术运算的并行处理器，包括：一组定序器装置，它们具有一个使该组定序器装置中每个定序器同步运行的共同时钟；上述一组定序器装置中每个定序器具有一个一位处理器、输入多路转换器、储存该一位处理器所产生数据的数据存储器和一个机器指令解码器；储存处理逻辑方程所需机器指令的公共程序存储器；上述指令解码器对上述公共程序存储器作出响应，并控制上述输入多路转换器、一位处理器和数据存储器的运行；上述一位处理器对上述指令解码器和输入多路转换器传输作出响应，并产生输出数据；上述数存储器在上述指令解码器的控制下储存该输出数据。