“L·F·拉尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]逐次逼近寄存器（SAR）模数转换器（ADC）逻辑中位误差概率的消除-CN202211631461.X在审
发明人： D·H·萨里;L·F·拉尔 -专利权人：亚德诺半导体国际无限责任公司
申请日： 2022-12-19 - 公布日： 2023-07-21 - 主分类号： H03M1/10 文献下载
摘要：本公开涉及逐次逼近寄存器(SAR)模数转换器(ADC)逻辑中位误差概率的消除。提供了与逐次逼近寄存器(SAR)模数转换器(ADC)相关的系统和方法。一种用于执行逐次逼近寄存器(SAR)模数转换的方法，包括：使用比较器将第一数模(DAC)输出电压与采样的模拟输入电压进行比较，以生成包括第一正输出和第一负输出的比较结果；和使用选通逻辑电路将所述比较器的第一正输出或第一负输出中的至少一个选通到下一逻辑电路,所述选通至少部分地基于数字反馈，所述数字反馈包括与所述第一正输出的相反极性或所述第一负输出的相反极性中的至少之一相关联的信息。
逐次逼近寄存器 sar 转换器 adc 逻辑误差概率消除

[发明专利]从节点收发器、主节点收发器、主机设备及麦克风电缆-CN201610898937.4有效
发明人： M·凯斯勒;M·彻维兹;L·F·拉尔;W·胡珀;R·阿达姆斯;P·瑟雷 -专利权人：美国亚德诺半导体公司
申请日： 2016-10-14 - 公布日： 2021-12-21 - 主分类号： H04L12/40 文献下载
摘要：本文所公开的是双线通信系统及其应用。在一些实施例中，低延迟通信的从节点收发器可以包括上游收发器电路，以接收通过双线总线从上游设备发送的第一信号，并在双线总线向上游设备提供第二信号；下游收发器电路，经过双线总线向下游设备下游提供第三信号，并经过双线总线从下游设备接收第四信号；以及时钟电路，以基于述第一信号中的同步控制帧的前导码产生在从节点收发器的时钟信号，其中，由节点收发器经过双线总线接收和提供信号的时序是基于时钟信号。
节点收发主机设备麦克风电缆

[发明专利]多节点链接网络上的GPIO到GPIO通信-CN201710056872.3有效
发明人： M·凯斯勒;W·胡珀;L·F·拉尔 -专利权人：美国亚德诺半导体公司
申请日： 2017-01-26 - 公布日： 2021-03-12 - 主分类号： G06F13/40 文献下载
摘要：本公开涉及多节点链接网络上的GPIO到GPIO通信。本文公开了用于多节点菊花链网络中的通用输入/输出(GPIO)到GPIO通信的系统和技术。在一些实施例中，收发器可以支持在多个节点之间的GPIO，而在初始编程之后没有主机干预。在一些这样的实施例中，可以仅需要主机用于虚拟端口的初始设置。在一些实施例中，GPIO引脚可以是输入(其可以改变虚拟端口)或输出(其可以反映虚拟端口)。在一些实施例中，多个虚拟端口可以被映射到一个GPIO输出引脚(例如，将值OR在一起)。在一些实施例中，多个GPIO输入引脚可以被映射到一个虚拟端口。例如，多个GPIO输入引脚值可以被OR运算在一起，即使它们来自多个节点。
节点链接网络 gpio 通信

[发明专利]差分解码器-CN201410320543.1有效
发明人： L·F·拉尔;W·J·托马斯;W·胡珀 -专利权人：美国亚德诺半导体公司
申请日： 2014-07-08 - 公布日： 2017-12-08 - 主分类号： H04L7/00 文献下载
摘要：本发明涉及差分解码器。在示例实施例中，所公开的信号处理器经配置以解码第一时钟、零上变化的差分曼彻斯特编码数据流。数据流不具有当地时钟，以及组合和顺序逻辑用于将流解码为定时的数据信号和可选的误差信号。解码包括解析器，将输入数据流解析成中间数据信号、中间时钟信号和调节信号。数据和误差发生器接收三个信号并输出定时的数据信号和定时的误差信号。
解码器

[发明专利]双线导体系统中的功率开关-CN201410323230.1有效
发明人： S·帕特尔森;W·胡珀;M·凯斯勒;L·F·拉尔;W·J·托马斯 -专利权人：美国亚德诺半导体公司
申请日： 2014-07-08 - 公布日： 2017-04-12 - 主分类号： H04B3/46 文献下载
摘要：在示例实施例中，一种在双向、多节点的双线导体系统中提供自动音频总线(A2B)芯片的功率开关电路，所述双线导体系统包括在双绞线总线(A2B总线)上互连的多个A2B芯片，其中至少一个A2B芯片作为主节点，以及其余的A2B芯片作为从节点。A2B芯片的功率开关电路根据功率开关过程对A2B总线中的下一个下游A2B芯片顺序地加电，以及所述功率开关电路经配置以在功率开关过程之前、期间和之后检测A2B总线中的故障。每个A2B芯片使能大堆下个下游A2B芯片的功率，而不因为下游A2B总线的故障而危害系统中的任何组件，或破坏在局部A2B芯片的功率供应。
双线导体系统中的功率开关

[发明专利]串行外围设备接口主机端口-CN201610364080.8在审
发明人： R·F·格拉夫顿;S·帕蒂尔;J·珀兹;L·F·拉尔 -专利权人：亚德诺半导体集团
申请日： 2016-05-27 - 公布日： 2016-12-07 - 主分类号： G06F13/16 文献下载
摘要：公开了一种串行外围设备接口(SPI)主机端口，其使得处理器外的主机能够利用SPI存储器命令协议来访问存储器的存储器映射资源。示例性的处理器可以包括连接到存储器映射资源的系统互连以及连接到系统互连的SPI主机端口。SPI主机端口配置为便于所述处理器外的主机使用SPI存储器命令协议来访问处理器的存储器映射资源。
串行外围设备接口主机端口

[发明专利]数字相位检测器-CN201410320575.1在审
发明人： L·F·拉尔 -专利权人：美国亚德诺半导体公司
申请日： 2014-07-08 - 公布日： 2015-02-04 - 主分类号： H03L7/085 文献下载
摘要：本发明涉及数字相位检测器。在根据一个示例，公开一种用于相位锁定环路的数字相位检测器。数字相位检测器经配置以在低频环境中运行并过滤信号中的噪音和瞬变。在一些实施例中，数字相位检测器经配置以相对于FBCLK信号测量直到两个REFCLK边沿，以及如果边沿发生在FBCLK的前半段，则分类所述边沿为滞后；以及如果边沿发生在FBCLK的后半段，则分类所述边沿为超前。如果两个边沿都超前或两个都滞后，则两个中较小者用作相位。如果一个超前以及一个滞后，差值用作相位。
数字相位检测器

[发明专利]双线通信协议引擎-CN201410322785.4在审
发明人： W·胡珀;M·凯斯勒;L·F·拉尔;斯图尔特·帕特尔森;W·J·托马斯 -专利权人：美国亚德诺半导体公司
申请日： 2014-07-08 - 公布日： 2015-01-14 - 主分类号： H04J3/06 文献下载
摘要：在示例实施例中，双线通信协议引擎在双向多节点总线系统中管理控制和数据传输，其中，每个节点经过双绞线总线连接到下个节点。一些实施例包括状态机，允许同步更新在系统中的配置数据、分布式中断系统、根据系统中使用的数据编码的同步模式，和应用于经过双绞线总线传输的一部分数据的数据加扰。多节点的总线系统包括一个主节点和多个从节点。从节点可以通过双绞线总线供电。
双线通信协议引擎