“G·卡肖”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]逐次逼近寄存器模数转换器-CN202211475277.0在审
发明人： M·富尔德;H·库拉纳;M·坎波内斯基;P·格雷科;C·林霍尔姆;M·克拉拉;G·卡肖 -专利权人：英特尔公司
申请日： 2022-11-23 - 公布日： 2023-06-27 - 主分类号： H03M1/46 文献下载
摘要：提出了逐次逼近寄存器模数转换器。一种逐次逼近寄存器(SAR)模数转换器(ADC)，包括多个差分电容数模转换器(C‑DAC)、比较器和SAR控制器。每个差分C‑DAC都包括一对用于正极性和负极性的C‑DAC，每个C‑DAC都包括电容器阵列。每个位位置的电容器可以包括一对大小相等的电容器。每个外部比较器都耦合到差分C‑DAC之一，并且中间比较器耦合到来自两个差分C‑DAC的差分C‑DAC输出节点对。SAR控制器基于比较器的输出为每个转换步骤生成用于差分C‑DAC的控制信号。比较器的输出作为未编码的控制信号提供给差分C‑DAC。用于短接极性相同的C‑DAC的电容器顶板的single‑bit/cycle短接开关可以在single‑bit/cycle转换期间闭合。
逐次逼近寄存器转换器

[发明专利]缓冲电路、接收器、基站和移动设备-CN202111394018.0在审
发明人： M·克拉拉;G·卡肖 -专利权人：英特尔公司
申请日： 2021-11-23 - 公布日： 2022-06-24 - 主分类号： H03M1/12 文献下载
摘要：一种缓冲电路,包括电流差分跨导放大器CDTA，CDTA包括各自被配置为接收第一信号和第二信号中的相应一者的第一输入节点和第二输入节点。还包括第一源极跟随器电路，耦接到CDTA的第一输出节点并且被配置为基于CDTA的第一输出信号来生成第一缓冲输出信号。还包括第二源极跟随器电路，耦接到CDTA的第二输出节点并且被配置为基于CDTA的第二输出信号来生成第二缓冲输出信号。还包括第一反馈路径，包括第一电阻元件和第一电容元件中的至少一者。第一反馈路径将第一源极跟随器电路的输出节点耦接到CDTA的第一输入节点。还包括第二反馈路径，包括第二电阻元件和第二电容元件中的至少一者。第二反馈路径将第二源极跟随器电路的输出节点耦接到CDTA的第二输入节点。
缓冲电路接收器基站移动设备

[发明专利]基准缓冲电路、ADC系统、接收器、基站和移动设备-CN202111360278.6在审
发明人： D·格吕贝尔;C·林霍尔姆;M·克拉拉;G·卡肖 -专利权人：英特尔公司
申请日： 2021-11-17 - 公布日： 2022-06-24 - 主分类号： H03M1/08 文献下载
摘要：提供基准缓冲电路、ADC系统、接收器、基站和移动设备。基准缓冲电路包括第一输入节点，从第一信号线接收第一极性的第一偏置信号。基准缓冲电路包括第二输入节点，从第二信号线接收第二极性的第二偏置信号。另外，基准缓冲电路包括第一输出节点，输出第一基准信号。第一缓冲放大器耦合在第一输入节点与第一输出节点之间。基准缓冲电路还包括第二输出节点，输出第二基准信号。第二缓冲放大器耦合在第二输入节点与第二输出节点之间。基准缓冲电路包括包含第一电容性元件的第一耦合路径。第一耦合路径耦合在第一输出节点与第二输入节点之间。基准缓冲电路包括包含第二电容性元件的第二耦合路径。第二耦合路径耦合在第二输出节点与第一输入节点之间。
基准缓冲电路 adc 系统接收器基站移动设备

[发明专利]自举开关电路、跟踪保持电路和用于操作跟踪保持电路的方法-CN202011416889.3在审
发明人： G·卡肖;M·克拉拉;C·林霍尔姆 -专利权人：英特尔公司
申请日： 2020-12-07 - 公布日： 2021-12-28 - 主分类号： H03K17/04 文献下载
摘要：本公开涉及自举开关电路、跟踪保持电路、模数转换器、用于操作跟踪保持电路的方法、基站和移动站。自举开关电路包括：用于输出信号的输出；第一输入；开关元件，被配置为将输出与来自第一输入的信号耦合；自举电容器，被配置为驱动开关元件；和第二输入，耦合到自举电容器。
开关电路跟踪保持电路用于操作方法

[发明专利]用于时间交错模数转换的装置和方法-CN202011533158.7在审
发明人： G·卡肖;C·林霍尔姆;A·莫利纳;M·克拉拉 -专利权人：英特尔公司
申请日： 2020-12-22 - 公布日： 2021-12-28 - 主分类号： H03M1/12 文献下载
摘要：本公开涉及一种时间交错ADC电路，包括：用于模拟输入信号的输入；第一ADC组，包括第一多个并行时分复用ADC，被配置为：随后在第一时间间隔期间生成模拟输入信号的第一多个采样；第一缓冲放大器，耦合在输入与第一ADC组之间；第二ADC组，包括第二多个并行时分复用ADC，被配置为：随后在第二时间间隔期间生成模拟输入信号的第二多个采样，其中，第一时间间隔和第二时间间隔是接连的时间间隔；第二缓冲放大器，耦合在输入与第二ADC组之间。第一ADC组具有与之关联的第一虚设采样器。第二ADC组具有与之关联的第二虚设采样器。ADC电路被配置为：在第一时间间隔开始之前，激活第一虚设采样器，并且在第二时间间隔开始之前，激活第二虚设采样器。
用于时间交错转换装置方法