“D·达维德斯卡”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]集成电路外部存储器中写加密信息集合的方法和集成电路-CN201811333225.3有效
发明人： D·达维德斯卡;N·安奎特 -专利权人：意法半导体（格勒诺布尔2）公司;意法半导体(鲁塞)公司
申请日： 2018-11-09 - 公布日： 2023-08-01 - 主分类号： G06F21/60 文献下载
摘要：本文公开了集成电路外部存储器中写加密信息集合的方法和集成电路。一种用于将用于由集成电路的处理单元处理的信息集合写入集成电路外部的外部存储器中的方法，包括：在集成电路内生成加密密钥；针对旨在被写入外部存储器的地址处的每个信息项，首先使用加密密钥通过第一加密/解密电路来在集成电路内加密地址，以获得加密的地址；其次使用加密的地址使用第二加密/解密电路来在集成电路内加密信息项，以获得加密的信息项；以及将加密的信息项写入外部存储器的地址，其中外部存储器在写入过程期间不能在同一地址被写入两次。
集成电路外部存储器加密信息集合方法

[发明专利]用于操作微控制器的系统和方法-CN201710763010.4有效
发明人： D·达维德斯卡;S·朗德勒;O·费朗 -专利权人：意法半导体(鲁塞)公司
申请日： 2017-08-30 - 公布日： 2021-07-20 - 主分类号： G06F1/3287 文献下载
摘要：本公开提供用于操作微控制器的系统和方法。实施例系统包括被配置为处理指令组的第一处理器以及被配置为处理该指令组的子集的第二处理器。系统还包括功率管理电路，功率管理电路被配置为选择第一处理器或第二处理器作为所选择的处理器，功率管理电路还被配置为激活所选择的处理器或将所选择的处理器置为待机。系统还包括：被配置为生成第一中断信号的第一外围设备、被配置为将第一中断信号引导向所选择的处理器的开关、以及被配置为存储与第一中断信号相关联的第一中断例程的第一存储器，所选择的处理器被配置为响应于第一中断信号来执行第一中断例程。
用于操作控制器系统方法

[发明专利]用于管理形成例如微控制器的片上系统的调试的方法和对应片上系统-CN202011319002.9在审
发明人： L·帕拉迪;N·安奎特;D·达维德斯卡 -专利权人：意法半导体(鲁塞)公司;意法半导体(ALPS)有限公司;意法半导体(大西部)公司
申请日： 2020-11-23 - 公布日： 2021-05-25 - 主分类号： G06F15/78 文献下载
摘要：本公开涉及用于管理形成例如微控制器的片上系统的调试的方法和对应片上系统。在一个实施例中，片上系统包括：多个微处理器；多个从资源；互连电路，其耦合在微处理器与从资源之间，该互连电路被配置为在微处理器与从资源之间路由事务；以及处理控制器，其被配置为：允许系统的用户在系统内实施由配置信息块的集合所限定的系统的至少一个配置图，该配置信息块的集合用于限定至少一个微处理器向从资源中的至少一些从资源的指派；选择至少一个微处理器；并且授权外部调试工具出于调试目的仅访问被指派给该至少一个微处理器的从资源。
用于管理形成例如控制器系统调试方法对应

[发明专利]处理信号的方法以及相应的设备-CN201710183685.1有效
发明人： J·C·比尼;D·达维德斯卡;I·塞斯科;J·科蒂内 -专利权人：意法设计与应用股份有限公司;意法半导体(鲁塞)公司;意法半导体(ALPS)有限公司
申请日： 2017-03-24 - 公布日： 2020-11-06 - 主分类号： H04R3/00 文献下载
摘要：公开了处理信号的方法以及相应的设备。分别从表示物理实体的若干初始信号(ACWi)发出采用第一采样频率的第一数字样本的若干第一流(BSi)。将从这些第一流发出的流转换成以低于该第一采样频率的第二采样频率采样的第二数字流(SSi)。确定待施加到至少一个第一流以便满足该第二流的条件的至少一个延迟(τi)，并且在转换之前将该至少一个延迟施加到该至少一个第一流。该转换包括：将该若干第一流滤波到对应的若干抽取滤波器(150)，并且将该至少一个延迟施加到该至少一个第一流包括跳过(160)该至少一个第一流中的一定数量个第一样本，该数量取决于该至少一个延迟的值，该跳过的第一样本不被传递至该相应的抽取滤波器(150)。
处理信号方法以及相应设备

[发明专利]存储器访问控制系统-CN201910116850.0在审
发明人： D·达维德斯卡;O·费朗 -专利权人：意法半导体(鲁塞)公司
申请日： 2019-02-13 - 公布日： 2019-08-23 - 主分类号： G06F12/14 文献下载
摘要：本发明涉及存储器访问控制系统。一种存储器访问控制系统包括第一电路和第二电路，第一电路支持对存储器的直接访问，第二电路与第一电路相关联且被编程以限制第一电路可访问的存储器区域。
电路存储器访问控制存储器区域直接访问存储器可访问编程关联

[实用新型]电子设备-CN201821845409.3有效
发明人： D·达维德斯卡;N·安奎特 -专利权人：意法半导体（格勒诺布尔2）公司;意法半导体(鲁塞)公司
申请日： 2018-11-09 - 公布日： 2019-07-12 - 主分类号： G06F21/60 文献下载
摘要：一种电子设备包括集成电路和在所述集成电路外部的外部存储器，该集成电路包括：处理单元；信息输入，用于接收要被写入外部存储器并且要由处理单元处理的信息集合；生成电路，被配置为生成加密密钥；寻址电路，被配置为针对旨在被写入外部存储器的每个信息项生成外部存储器的地址，并且在将信息集合写入外部存储器的过程中不生成同一地址两次；第一加密/解密电路，被配置为使用加密密钥来对地址执行第一加密以获得加密的地址；第二加密/解密电路，被配置为使用加密的地址对信息项执行第二加密以获得加密的信息项；以及写入电路，被配置为将加密的信息项写入外部存储器的地址处。
外部存储器加密信息项写入配置集成电路加密/解密处理单元电子设备加密密钥信息集合电路生成电路同一地址写入电路信息输入寻址电路外部

[实用新型]电子系统-CN201721098246.2有效
发明人： D·达维德斯卡;S·朗德勒;O·费朗 -专利权人：意法半导体(鲁塞)公司
申请日： 2017-08-30 - 公布日： 2018-04-13 - 主分类号： G06F1/32 文献下载
摘要：本公开提供电子系统。实施例系统包括被配置为处理指令组的第一处理器以及被配置为处理该指令组的子集的第二处理器。系统还包括功率管理电路，功率管理电路被配置为选择第一处理器或第二处理器作为所选择的处理器，功率管理电路还被配置为激活所选择的处理器或将所选择的处理器置为待机。系统还包括被配置为生成第一中断信号的第一外围设备、被配置为将第一中断信号引导向所选择的处理器的开关、以及被配置为存储与第一中断信号相关联的第一中断例程的第一存储器，所选择的处理器被配置为响应于第一中断信号来执行第一中断例程。
电子系统