专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果172个,建议您升级VIP下载更多相关专利
  • [发明专利]基于LDO的动态电流响应电路、动态电流控制方法及芯片-CN202210450839.X有效
  • 李杰 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2022-04-26 - 2023-10-20 - G05F3/26
  • 本发明公开了一种基于LDO的动态电流响应电路、动态电流控制方法及芯片,响应电路包括:用于对LDO上的负载电流进行追踪而获得追踪电流的负载电流追踪单元;用于提供恒定电流IB的基准电流单元、控制单元和动态电流产生电路。恒定电流IB与追踪电流相比较并输出控制电压VC;在控制单元基于控制电压VC的控制下,动态电流产生电路基于恒定电流IB输出供LDO的误差放大器工作的工作电流IEA。根据本发明的基于LDO的动态电流响应电路,通过恒定电流IB与追踪电流的比较输出控制电压VC,通过控制单元基于控制电压VC控制动态电流产生电路,使得动态电流产生电路基于恒定电流IB输出供LDO的误差放大器工作的工作电流IEA。
  • 基于ldo动态电流响应电路控制方法芯片
  • [发明专利]低压差线性稳压器、电流控制方法及芯片-CN202210537438.8有效
  • 李杰 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2022-04-26 - 2023-10-10 - G05F3/26
  • 本发明公开了一种低压差线性稳压器、电流控制方法及芯片,低压差线性稳压器包括:第一电流镜、第九MOS管、电流采样电路以及基准电流电路。第一电流镜用于稳定低压差线性稳压器的输出电压VOUT,第一电流镜包括共栅连接的第一MOS管和第二MOS管;第九MOS管与第三MOS管和第一MOS管的连接;电流采样电路用于对流过第一MOS管的电流进行采样获得采样电流;基准电流电路用于提供一恒定电流IB;通过将恒定电流IB与采样电流进行比较,并输出VCTR信号至第九MOS管的栅极。根据本发明实施方式的低压差线性稳压器,在第二MOS管进入线性区后,通过将流过第一MOS管上的电流锁定为电流I,从而能够有效防止第一MOS管和第三MOS管因电流过大而损坏。
  • 低压线性稳压器电流控制方法芯片
  • [发明专利]隔离电容及隔离电路-CN202010133996.9有效
  • 陶园林 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2020-02-28 - 2023-10-10 - H10N97/00
  • 本发明揭示了一种隔离电容及隔离电路,所述隔离电容包括衬底、位于衬底上的第一介质层、位于第一介质层上的若干下极板、位于下极板上的第二介质层、及位于第二介质层上的若干上极板,所述隔离电容通过下极板和/或上极板与外部芯片或系统电性连接以实现电气隔离。本发明隔离电容中衬底上设置有介质层,减小了极板之间的寄生电容,可以实现背靠背的增强型隔离;隔离电容与外部集成有信号发送/接收单元的芯片分离设置,大大降低了隔离电容及整个电路的工艺成本。
  • 隔离电容电路
  • [发明专利]堆叠式芯片封装结构及封装方法-CN202310717694.X在审
  • 庄晓林;程龙;李睿;沈彦旭 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2023-06-16 - 2023-08-01 - H01L23/495
  • 本发明揭示了一种堆叠式芯片封装结构及封装方法,所述封装结构包括引线框架,所述引线框架包括分离设置的基岛及若干引脚,所述基岛上依次堆叠封装有第一芯片和第二芯片,所述第一芯片包括相对设置的第一晶面及第一晶背,所述第二芯片包括相对设置的第二晶面及第二晶背,所述第一芯片的第一晶面上设有第一供电焊垫,所述第二芯片的第二晶背与第一供电焊垫电性连接,所述第一芯片的第一晶背与基岛电性连接,所述基岛具有第一电位,所述第一供电焊垫在第一芯片工作时具有第二电位。本发明的堆叠式芯片封装结构可以在一个引线框架的基岛上多个芯片的晶背连接不同电位。
  • 堆叠芯片封装结构方法
  • [发明专利]基于零点补偿的低压差线性稳压器-CN202211733048.4在审
  • 杨芮;周先立;王永进;赵少敏 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2022-12-30 - 2023-06-06 - G05F1/56
  • 本发明公开了一种基于零点补偿的低压差线性稳压器,包括:第一分压单元,于第一分压节点输出第一分压电压;第二分压单元,于第二分压节点输出第二分压电压;第三分压单元,于第三分压节点输出第三分压电压;误差放大器EA,其第一输入端与第二分压节点相连,第二输入端与第一分压节点相连,第三输入端与第三分压节点相连;频率补偿单元,包括MOS管MP1、MOS管MP2、电容电阻RC和前馈电容CF,MOS管MP1和MOS管MP2共栅连接且构成第一电流镜,前馈电容CF与误差放大器EA的第四输入端相连;以及输出负载单元。本发明在等效串联电阻较小甚至不存在的情况下实现低压差线性稳压器的频率补偿,且反馈电阻的大小不需受限,扩展了传统伪ESR结构的应用范围。
  • 基于零点补偿低压线性稳压器
  • [发明专利]隔离电容及隔离电路-CN202010149101.0有效
  • 陶园林 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2020-03-05 - 2023-06-02 - H01L23/522
  • 本发明揭示了一种隔离电容及隔离电路,所述隔离电容包括衬底、位于衬底上的介质层、及位于介质层上的电极线,所述电极线包括间隔设置的第一电极线和第二电极线,所述隔离电容通过第一电极线和/或第二电极线与外部芯片或系统电性连接以实现电气隔离。本发明隔离电容中衬底上设置有介质层,两级均设置于介质层表面,减小了极板之间的寄生电容,减小了AC信号传输过程中的衰减著,可以实现背靠背的增强型隔离;隔离电压的大小可通过改变两个电极线之间的间距实现,无需改变制备工艺,大大降低了工艺成本。
  • 隔离电容电路
  • [发明专利]隔离电容及其制备方法-CN202011339487.8有效
  • 王永 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2020-11-25 - 2023-05-09 - H01L23/522
  • 本发明揭示了一种隔离电容及其制备方法,所述隔离电容包括衬底、电介质层、P型外延层、第一电极板和第二电极板、第一介质层和第二介质层,所述P型外延层上形成有封闭的第一深槽隔离区及第二深槽隔离区,第一深槽隔离区位于第二深槽隔离区内部,P型外延层包括位于第一深槽隔离区内部的第一外延区及位于第一深槽隔离区和第二深槽隔离区之间的第二外延区,所述第一外延区上方形成有浅槽隔离区,所述第一电极板和第二电极板位于第一外延区的上方区域。本发明的隔离电容在电极板下方区域通过深槽隔离和浅槽隔离形成密闭的P型外延区域,该区域掺杂浓度较低,在高电压下产生宽耗尽层,从而形成容值很小的耗尽层电容,和其他寄生电容一起串联,进而降低了电极板到衬底之间的整体寄生电容。
  • 隔离电容及其制备方法
  • [发明专利]上电复位电路、欠压锁定电路及欠压锁定方法-CN202211651175.X在审
  • 张力;张睿;弋敏 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2022-12-21 - 2023-05-05 - H03K17/22
  • 本发明公开了一种上电复位电路、欠压锁定电路及欠压锁定方法,上电复位电路包括:第一分压单元以及第一MOS管。第一分压单元电性连接于电源电压VDD和地电位之间,第一分压单元于第一分压节点上输出分压电压VA;第一MOS管的栅极与第一分压节点相连,源极与电源电压VDD相连,漏极间接与地电位相连,上电复位电路的输出端与第一MOS管的漏极直接或间接相连,以输出上电复位信号。本发明通过设置第一分压单元,可调整上电复位电路的翻转点电压,避免在欠压锁定电路翻转电压较低的情况下,高温FF corner时上电复位电路的翻转电压过低导致欠压锁定电路有多次翻转的问题。
  • 复位电路锁定方法
  • [发明专利]Gapped clock再生成电路及再生成方法-CN202211735629.1在审
  • 卢建政;宋红东;赵迎春;赵一鸣;张林 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2022-12-31 - 2023-05-05 - H03L7/085
  • 本发明公开了一种Gapped clock再生成电路及再生成方法,Gapped clock再生成电路包括:第一计数模块、控制模块、第二计数模块、第一数字滤波器以及时钟生成模块。根据本发明的Gapped clock再生成电路,通过第一计数模块对缺口时钟信号进行计数而获得表征计数周期完成的指示信号;通过控制模块接收指示信号产生控制信号;通过第二计数模块基于控制信号对时钟信号进行计数获得计数值,控制模块产生计数值与第一预设值的差值;通过第一数字滤波器对差值进行处理而获得分频信号;通过时钟生成模块基于分频信号获得时钟信号,从而能够快速收敛时钟信号的频率,得到抖动性能更低以及频率精度更高的时钟信号。
  • gappedclock再生电路成方
  • [发明专利]信号输出控制电路和LIN收发器-CN202211722849.0在审
  • 潘翔鑫;张三锋 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2022-12-30 - 2023-04-28 - G06F13/16
  • 本发明提供了一种信号输出控制电路和LIN收发器,电路的输出端与LIN总线相连,电路包括:输入信号控制模块、稳定电压输出模块、驱动模块和电源模块;其中,输入信号控制模块的第一输入端与外接芯片相连,输入信号控制模块的输出端与驱动模块的第一端相连;电源模块分别与输入信号控制模块的第二输入端、驱动模块的第二端和LIN总线相连。该方式中,通过在输入信号控制模块和驱动模块之间设置稳定电压输出模块的方法,使稳定电压输出模块在输入信号控制模块输出电压为零时为驱动模块提供稳定电压,从而降低LIN总线在隐性状态和显性状态之间的转换速率,使LIN总线信号的波形能够按照预设斜率输出,进而降低电磁辐射。
  • 信号输出控制电路lin收发
  • [发明专利]轨到轨输入运算放大器-CN202310065099.2在审
  • 李佳 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2023-01-17 - 2023-04-28 - H03F1/30
  • 本发明公开了一种轨到轨输入运算放大器,包括轨到轨输入单元、负载单元以及电流补偿单元,轨到轨输入单元包括P型差分晶体管对和N型差分晶体管对,负载单元包括P型负载晶体管对和N型负载晶体管对,电流补偿单元包括第一电流补偿单元和/或第二电流补偿单元,第一电流补偿单元用于对P型负载晶体管对进行电流补偿,第二电流补偿单元用于对N型负载晶体管对进行电流补偿。该轨到轨输入运算放大器实现输入作用对管在P型差分晶体管对和N型差分晶体管对之间切换时,运放负载的DC工作点仍保持正常,且电流密度保持不变,进一步保证运放输出端的失调电压不会随着输入对管的切换而发生改变,使运算放大器的性能更加稳定。
  • 轨到轨输入运算放大器
  • [发明专利]采样匹配电路、模数转换器及芯片-CN202211677857.8在审
  • 刘惠强 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2022-12-26 - 2023-04-28 - H03M1/06
  • 本发明公开了一种采样匹配电路、模数转换器及芯片,采样匹配电路包括:放大器、反馈电容、采样电容以及滤波模块。采样电容的第一端连接有第一开关且至少一个第一开关控制采样电容的第一端和信号输入端之间的通断,采样电容的第二端连接有第二开关且至少一个第二开关控制采样电容的第二端与对应的反馈电容和放大器的输入端之间的通断;滤波模块的第一端与采样电容的第一端相连、第二端与用于控制采样电容的第一端和信号输入端之间通断的第一开关的第二端相连。根据本发明的采样匹配电路,通过增加滤波模块,减小两路信号路径之间的阻抗差,从而减小了开关的非理想特性对电路的影响,使得放大器输出的电压保持稳定,极大提高了输出电压的精度。
  • 采样匹配电路转换器芯片

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top