“叶媲舟”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果97个，建议您升级VIP下载更多相关专利

[发明专利]一种IC时钟频率自校准的方法及系统-CN201510602865.X在审
发明人：万上宏;程仙娟;叶媲舟;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2015-09-21 - 公布日： 2017-03-29 - 主分类号： H03K5/125 文献下载
摘要：本发明提供了一种IC时钟频率自校准的方法及系统，涉及电子技术领域。该方法包括定时接收测试电路输入的额定时间长度的测试脉冲输入信号，并以待测时钟作为工作时钟，对测试脉冲输入信号进行计数；将当前计数值与预先存储的额定计数值进行比较，以计算得到待测时钟的频率偏差；判断频率偏差是否大于预设的频率误差阈值；根据判断结果选择相应的频率调节方式对IC的时钟频率进行校准，频率调节方式包括频率微调和频率粗调。本发明不需要外部测试设备带有精确的频率计、不需要通过测试通信引脚将频率偏差写入到IC中，可以使IC实现时钟频率的自校准，并且能够节省测试时间，提高测试效率和校准精度，节省测试成本。
一种 ic 时钟频率校准方法系统

[实用新型]一种微控制器SOC中实时时钟单元-CN201620773253.7有效
发明人：万上宏;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-07-20 - 公布日： 2017-03-15 - 主分类号： G06F1/14 文献下载
摘要：本实用新型公开了一种微控制器SOC中实时时钟单元，包括复位控制模块、时钟产生模块、RTC定时模块、时钟门控模块和微控制器内核，所述微控制器内核连接时钟门控模块，时钟门控模块分别连接复位控制模块、时钟产生模块和RTC定时模块。本实用新型的有益效果是在本方案中，当微控制器SOC处于休眠状态，被工作于低频的RTC模块唤醒之后，能够立刻响应接下来的休眠请求，而不是需要等等至少2个低频的RTC时钟。藉此使得微控制器内核才能够及时重新进入休眠状态，从而使微控制器SOC能够适用于对功耗要求更加严格的应用场合。
一种控制器 soc 实时时钟单元

[发明专利]一种应用于MCU系统的超低功耗时钟控制方法-CN201610858267.3在审
发明人：叶瑞乐;叶媲舟;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-09-28 - 公布日： 2017-02-01 - 主分类号： G06F1/32 文献下载
摘要：本发明公开了一种应用于MCU系统的超低功耗时钟控制方法，包括MCU系统，整个MCU系统里有两个时钟clkcpu和clkper，系统低功耗模式包括IDLE和STOP模式，当系统进入IDLE模式时，时钟clkcpu关闭而时钟clkper打开，CPU进入休眠状态，此时只有外部设备正在工作；当系统进入STOP模式时，时钟clkcpu和时钟clkper同时关闭，CPU进入深度睡眠，此时CPU和外部设备均停止工作。本发明通过一种门控时钟和深度睡眠的方式，降低系统功耗，提高整体稳定性，延长电池使用寿命。在微处理器设计中，大部分功耗来自于时钟，时钟会带来不断的充放电，因此通过降低时钟的活动性，将对整个系统的功耗带来极大的影响；此发明从系统时钟源进行时钟门控，关闭整个MCU的工作时钟，同时，让系统进入深度睡眠状态。
一种应用于 mcu 系统功耗时钟控制方法

[发明专利]一种用于MCUSOC的取指令控制模块-CN201610667842.1在审
发明人：万上宏;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-08-15 - 公布日： 2017-01-04 - 主分类号： G06F9/32 文献下载
摘要：本发明公开了一种用于MCU SOC的取指令控制模块，包括MCU内核、取指令控制模块、时钟产生模块、烧录控制模块、非易失性存储器和外部烧录接口。本发明在MCU芯片设计中，通过取指令控制模块的作用能够更有效率地匹配NVM的读取时序要求。因为不需要在MCU的设计中降低内核工作时钟的频率来匹配NVM存储器件的接口要求，所以在使用同样的性能的NVM存储器IP进行MCU SOC设计时，能够使MCU在相对更高的频率下运行，提高MCU的运算处理能力。
一种用于 mcusoc 指令控制模块

[发明专利]一种基于精简8051MCU的外部中断控制方法-CN201610829748.1在审
发明人：叶瑞乐;叶媲舟;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-09-18 - 公布日： 2017-01-04 - 主分类号： G06F13/26 文献下载
摘要：本发明公开了一种基于精简8051 MCU的外部中断控制方法，包括微处理器内核R8051 Core、MCU调试模块Debug System和中断处理模块ISR，所述微处理器内核R8051 Core分别连接MCU调试模块Debug System和中断处理模块ISR，各种外部设备通过SFR总线和内核集成在一起，外部设备产生的中断请求将统一发送到中断处理模块ISR进行仲裁处理。本发明使得MCU外部中断支持全管脚，用户可以通过软件配置相应的寄存器，使能对应的管脚，解决了脚位不同带来的移植困难，降低开发成本，同时，每个管脚均支持事件触发模式的选择，分别可以使用低电平触发、下降沿触发、上升沿触发和跳变触发，应用场景变得灵活丰富，采用通用的RTL代码设计能够缩短芯片开发周期，减少验证工作量。
一种基于精简 8051 mcu 外部中断控制方法

[实用新型]一种微控制器SOC内建IO映射测试装置-CN201620699882.X有效
发明人：万上宏;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-07-05 - 公布日： 2016-12-07 - 主分类号： G05B23/02 文献下载
摘要：本实用新型公开了一种微控制器SOC内建IO映射测试装置，包括外部测试逻辑模块、微控制器内核、知识产权模块IP1、知识产权模块IP2、内部测试控制模块和IO控制模块。本实用新型的有益效果是：1、本方案可以高效地对微控制器SOC内部的集成IP进行测试。在微控制器SOC出现失效的时候，也可以在测试模式下对内部集成的IP进行失效分析。2、本方案能够改善微控制器SOC的测试效率，只需要增加极少的资源来实现内建IO映射测试逻辑，几乎不需要增加微控制器SOC的制造成本。
一种控制器 soc io 映射测试装置

[发明专利]一种红外信号检测电路-CN201610535545.1在审
发明人：万上宏;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-07-08 - 公布日： 2016-11-09 - 主分类号： G08C23/04 文献下载
摘要：本发明公开了一种红外信号检测电路，包括I‑V放大模块、RC滤波模块、比较输出模块、VREF模块和BIAS模块，所述VREF模块连接I‑V放大模块，I‑V放大模块还分别连接比较输出模块和BIAS模块，BIAS模块还连接比较输出模块，比较输出模块还连接RC滤波模块。本发明的有益效果是：1、通过稳定红外发射管负端电压，使红外发射管在接收红外信号时产生的光电流恒定。2、采用跨导放大器和反馈电阻将光电流转变成电压信号并进行放大。因此具有更高的灵敏度与稳定性。
一种红外信号检测电路

[实用新型]一种用于微控制器的调试器-CN201620349766.5有效
发明人：万上宏;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-04-22 - 公布日： 2016-09-21 - 主分类号： G06F11/36 文献下载
摘要：本实用新型属于电路技术领域，提供了一种用于微控制器的调试器。在本实用新型中，调试器包括调试接口控制模块、数字调试模块及通信控制模块，其中数字调试模块与微控制器的数字功能模块的结构相同，对数字调试模块进行调试所得到的调试结果与对微控制器的数字功能模块进行调试所得到的调试结果相同，通信控制模块与微控制器中的模拟功能模块进行通信，可实现对微控制器中模拟功能模块的调试。因此，使用该调试器可实现对微控制器中数字功能模块和模拟功能模块的调试，由于该调试器位于微控制器外部，因此不会增加微控制器芯片的面积。因此，采用该调试器实现了在不增加微控制器芯片面积的前提下对微控制器模拟功能模块和数字功能模块调试。
一种用于控制器调试

[实用新型]一种微控制器及其输入输出引脚映射电路-CN201620372730.9有效
发明人：万上宏;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-04-28 - 公布日： 2016-09-21 - 主分类号： G05B19/042 文献下载
摘要：本实用新型属于电路技术领域，提供了一种微控制器及其输入输出引脚映射电路。在本实用新型中，控制信息存储模块接收并存储控制信息，并将控制信息发送至解码模块，解码模块对控制信息进行解码并输出第一控制信号至引脚映射模块，引脚映射模块根据第一控制信号和功能模块的控制端输出的第二控制信号将功能模块的多个输入端和多个输出端对应映射至引脚接口模块的多个输入输出引脚。该输入输出引脚映射电路可根据控制信号的不同而产生不同的引脚映射关系，因此可使微控制器的特殊功能输入输出引脚的位置跟随控制信号的变化而变化，解决了因MCU的特殊功能输入输出引脚位置固定而使得印刷电路板的体积难以缩小的问题。
一种控制器及其输入输出引脚映射电路

[实用新型]一种微控制器及其定时计数器-CN201620019595.X有效
发明人：万上宏;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-01-07 - 公布日： 2016-08-17 - 主分类号： G05B19/042 文献下载
摘要：本实用新型属于电子电路技术领域，提供了一种微控制器及其定时计数器。在本实用新型中，定时计数器包括第一定时计数模块、第二定时计数模块、红外控制模块、第一捕获模块、第二捕获模块及包络信号产生模块，该定时计数器可输出所需要解码的载波红外编码信号的载波参数和数据参数，实现了对载波红外编码信号的解码。同时，该定时计数器还具有通用的定时计数功能。因此，实现了将载波红外编码信号的解码功能嵌入通用定时计数器中，如此便省去了实现红外通信解码功能的外围电路，降低了微控制器外围电路的复杂性，同时也使得由微控制器组成的控制系统的成本降低、可靠性增强。
一种控制器及其定时计数器

[发明专利]一种ADC芯片参考电压测试校准方法-CN201610143948.1在审
发明人：万上宏;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-03-14 - 公布日： 2016-07-27 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种ADC芯片参考电压测试校准方法，采用测试电路提供一个准确的标准参考电压信号Vstd，此信号输入到芯片IC内部的比较器，比较器将ADC待校准电压Vref与标准参考电压Vstd进行比较，并将电压比较结果输入到校准值产生模块，校准值产生模块的功能是根据Vref与Vstd偏差的大小，得到电压校准参数trim_para，参考电压产生电路根据电压校准参数trim_para对其输出的参考电压值进行调整。本发明不需要外部测试设备带有电压测量仪器或者电压比较器资源；测试过程中不需要通过测试通信引脚将电压校正参数写入到IC中，而是由IC实现参考电压的内部自校准，相对节省测试时间。
一种 adc 芯片参考电压测试校准方法

[实用新型]一种面向键控类应用的低功耗MCU-SOC系统-CN201620170187.4有效
发明人：万上宏;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-03-03 - 公布日： 2016-07-27 - 主分类号： G05B19/042 文献下载
摘要：本实用新型涉及MCU技术领域，具体公开了一种面向键控类应用的低功耗MCU‑SOC系统，由CPU、时钟控制模块、键盘扫描模块与芯片外部开关键盘阵列组成；时钟控制模块分别与CPU、键盘扫描模块连接，键盘扫描模块与芯片外部开关键盘阵列连接，键盘扫描模块还连接CPU。键盘扫描模块用于时刻监测芯片外部开关键盘阵列中是否有按键被触发，当芯片外部开关键盘阵列中的某一按键被有效触发时，键盘扫描模块产生中断请求，并将唤醒CPU。用户只需要读取键值寄存器即可得到对应被按下的开关按键的编码。用户接口简洁，提供简洁的按键编码，只需要读键值寄存器即可。
一种面向键控应用功耗 mcu soc 系统

[发明专利]一种超级TIMER-CN201610142678.2在审
发明人：许智宁;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2016-03-14 - 公布日： 2016-07-20 - 主分类号： H03K5/135 文献下载
摘要：本发明公开了一种超级TIMER，包括PWM模块、PWM中心对齐模块、捕获比较模块、计时器/计时器模块和刹车控制模块；所述PWM模块、PWM中心对齐模块、捕获比较模块和刹车控制模块均连接在计时器/计数器模块上。本发明把多种功能集合在一起，可以应用更广泛，运用更多的领域，而且节省资源浪费。
一种超级 timer

[实用新型]一种微控制器-CN201521126692.0有效
发明人：万上宏;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2015-12-29 - 公布日： 2016-06-01 - 主分类号： G11C16/10 文献下载
摘要：本实用新型涉及芯片技术领域，提供了一种微控制器，旨在解决现有技术中芯片烧录效率低的问题。所述微控制器包括：烧录控制模块、静态存储器和目标存储器；所述静态存储器和所述目标存储器均与所述烧录控制模块电性连接；所述烧录控制模块，用于接收烧录设备发送的待烧录的数据包，并将所述数据包缓存在所述静态存储器中，以及将所述静态存储器中缓存的所述数据包，按照预置的烧录单位烧录在所述目标存储器中。本实用新型以数据包为单位在烧录设备与微控制器之间进行传输，通过将数据包保存到微控制器的静态存储器中，并对缓存在静态存储器中的数据包按照预置的烧录单位进行烧录，从而有效的提高了烧录效率。
一种控制器

[发明专利]一种便于定位问题的FPGA自测的方法-CN201511004750.7在审
发明人：许智宁;叶媲舟;黎冰;涂柏生 -专利权人：深圳市博巨兴实业发展有限公司
申请日： 2015-12-29 - 公布日： 2016-05-11 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种便于定位问题的FPGA自测的方法，包括有上下板的FPGA，上板为FPGA2，下板为FPGA1，把FPGA1和FPGA2的IO口两两互相连接，（1）FPGA1发送一个上升沿给FPGA2，如果FPGA2接收到完整的上升沿信号通过就继续下一步；（2）FPGA1发送一个下降沿给FPGA2，如果FPGA2接收到完整的下降沿信号通过就继续下一步；（3）重复（1）、（2）直到把所有FPGA1、FPGA2的连接引脚都测试完；接下来测试FPGA2的外围原件是否正常：a.先测试IO的数字输入和输出功能；b.测试IO的上下拉功能；c.ADC的测试；d.clk的测试。本发明能够快速准确定位FPGA和FPGA外围硬件问题，而且节约资源。
一种便于定位问题 fpga 自测方法