“陈朱管”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[实用新型]一种RS纠错码解码器中的伴随式计算电路-CN201020212684.9有效
发明人：胡伦育;王贤福;庄国梁;陈朱管 -专利权人：福建新大陆电脑股份有限公司
申请日： 2010-06-01 - 公布日： 2011-04-06 - 主分类号： H03M13/15 文献下载
摘要：本实用新型提供一种RS纠错码解码器中的伴随式计算电路，该伴随式计算电路包括：数据存储器，至少包括2t个内存地址，用于存储2t个数据单元；乘法器，用于依次将从数据存储器读出的第i个内存地址的数据单元与αi相乘，以获取相乘结果，其中i为整数，1≤i≤2t；加法器，用于依次将相乘结果与输入到伴随式计算电路的N个码字中的第j+1个码字rN-1-j相加，以获取相加结果，并将相加结果保存至数据存储器的第i个内存地址，其中j为对数据存储器的全部2t个内存地址进行读取的次数，j为整数，1≤j≤N-1。通过以上设置，本实用新型的RS纠错码解码器中的伴随式计算电路具有运算速度快、电路结构简单、操作方便的优点。
一种 rs 纠错码解码器中的伴随计算电路

[实用新型]一种总线式条码解码芯片-CN201020201964.X无效
发明人：蔡小丹;王贤福;陈朱管 -专利权人：福建新大陆电脑股份有限公司
申请日： 2010-05-25 - 公布日： 2011-01-26 - 主分类号： G06K7/10 文献下载
摘要：本实用新型提供一种总线式条码解码芯片，包括：数据存储器，用于存储条码图像；寄存器组，包括命令寄存器和数据寄存器，命令寄存器用于暂存命令，数据寄存器用于暂存数据；条码解码流水线，用于处理条码图像；主控逻辑模块，从命令寄存器获取处理命令，根据处理命令将数据存储器中存储的条码图像传输至条码解码流水线进行解码；总线接口，从外部总线接收命令至命令寄存器。通过以上设置，本实用新型所揭示的总线式条码解码芯片可实现将条码解码芯片与普通微处理器的总线相连，从而减轻研发人员负担，更具有使用方便、解码速度更快、成本更低、并能够处理多种不同编码类型的条码图像的功能。
一种总线条码解码芯片

[发明专利]一种总线式条码解码芯片-CN201010181904.0有效
发明人：蔡小丹;王贤福;陈朱管 -专利权人：福建新大陆电脑股份有限公司
申请日： 2010-05-25 - 公布日： 2010-11-10 - 主分类号： G06K7/10 文献下载
摘要：本发明提供一种总线式条码解码芯片，包括：数据存储器，用于存储条码图像；寄存器组，包括命令寄存器和数据寄存器，命令寄存器用于暂存命令，数据寄存器用于暂存数据；条码解码流水线，用于处理条码图像；主控逻辑模块，从命令寄存器获取处理命令，根据处理命令将数据存储器中存储的条码图像传输至条码解码流水线进行解码；总线接口，从外部总线接收命令至命令寄存器。通过以上设置，本发明所揭示的总线式条码解码芯片可实现将条码解码芯片与普通微处理器的总线相连，从而减轻研发人员负担，更具有使用方便、解码速度更快、成本更低、并能够处理多种不同编码类型的条码图像的功能。
一种总线条码解码芯片

[发明专利]一种RS纠错码解码器中的伴随式计算电路及其计算方法-CN201010188900.5有效
发明人：胡伦育;王贤福;庄国梁;陈朱管 -专利权人：福建新大陆电脑股份有限公司
申请日： 2010-06-01 - 公布日： 2010-10-27 - 主分类号： H03M13/15 文献下载
摘要：本发明提供一种RS纠错码解码器中的伴随式计算电路及其计算方法，该伴随式计算电路包括：数据存储器，至少包括2t个内存地址，用于存储2t个数据单元；乘法器，用于依次将从数据存储器读出的第i个内存地址的数据单元与αi相乘，以获取相乘结果，其中i为整数，1≤i≤2t；加法器，用于依次将相乘结果与输入到伴随式计算电路的N个码字中的第j+1个码字rN-1-j相加，以获取相加结果，并将相加结果保存至数据存储器的第i个内存地址，其中j为对数据存储器的全部2t个内存地址进行读取的次数，j为整数，1≤j≤N-1。通过以上设置，本发明的RS纠错码解码器中的伴随式计算电路及其计算方法具有运算速度快、电路结构简单、操作方便的优点。
一种 rs 纠错码解码器中的伴随计算电路及其计算方法

[发明专利]一种RS纠错码解码器-CN201010188923.6有效
发明人：胡伦育;王贤福;庄国梁;陈朱管 -专利权人：福建新大陆电脑股份有限公司
申请日： 2010-06-01 - 公布日： 2010-09-15 - 主分类号： H03M13/15 文献下载
摘要：本发明提供一种RS纠错码解码器，包括：先进先出缓冲器、伴随式计算电路、删除位置多项式计算电路、修正伴随式计算电路、关键方程求解电路、钱搜索电路、错误值计算电路、加法器，其中，删除位置多项式计算电路和伴随式计算电路并行设置。通过以上设置，本发明的RS纠错码解码器能够实现同步进行伴随式计算和删除位置多项式计算，从而加快解码速度。
一种 rs 纠错码解码器