“郭二辉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果53个，建议您升级VIP下载更多相关专利

[实用新型]一种基于网络传输的处理器协同验证平台-CN201120120037.X有效
发明人：鲍华;洪一;郭二辉;耿锐;欧明双 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2011-04-22 - 公布日： 2012-01-11 - 主分类号： G06F11/26 文献下载
摘要：本实用新型公开了一种基于网络传输的处理器协同验证平台，基于网络传输的处理器协同验证平台由硬件实现程序、软件实现程序和硬件实现程序与软件实现程序之间的网络通信三个部分组成；硬件实现程序包括测试激励、硬件设计模型、硬件模拟模型和一台安装Linux操作系统的工作站；软件实现程序包括软件仿真器和一台安装Linux操作系统的工作站，利用软件仿真器对硬件进行模拟，在软件级对硬件设计进行进一步的验证；硬件实现程序与软件实现程序之间的网络通信，采用基于TCP/IP协议实现测试的同步性控制和文件传输，用于在上述两台工作站进行协同测试。能够详细/准确的定位错误和差异，验证准确率高；验证通过网络方式进行，便捷易行。
一种基于网络传输处理器协同验证平台

[实用新型]一种基于串行数据传输方式的链路接口电路-CN201120128149.X有效
发明人：汪灏;郭二辉;洪一 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2011-04-27 - 公布日： 2011-11-02 - 主分类号： G06F13/38 文献下载
摘要：本实用新型公开了一种串行数据传输方式的链路接口电路，包括处理器内核Link发送端的接口电路，处理器内核Link接收端的接口电路，以及链接在Link发送端与Link接收端链路口之间的8位数据线和三根控制线；Link口随路时钟发生器，用于产生链路传输随路时钟；Link口DMA控制寄存器，用于设置链路DMA传输需要的控制信号；Link口DMA控制器，用于产生链路传输协议需要的时序及访问内部存储器的地址；Link口乒乓缓冲寄存器，用于存储链路传输过程需要经过并串转换发送的数据和经过串并转换接收的数据；并串转换电路，用于同时输出8个通道的串行数据；链路口采用发送端向接收端传送参数的传输协议，用于在两片DSP间实现接口的链路传输。
一种基于串行数据传输方式接口电路

[发明专利]一种基于串行数据传输方式的链路接口电路-CN201110106644.5有效
发明人：汪灏;郭二辉;洪一 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2011-04-27 - 公布日： 2011-08-10 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种串行数据传输方式的链路接口电路，包括处理器内核Link发送端的接口电路，处理器内核Link接收端的接口电路，以及链接在Link发送端与Link接收端链路口之间的8位数据线和三根控制线；Link口随路时钟发生器，用于产生链路传输随路时钟；Link口DMA控制寄存器，用于设置链路DMA传输需要的控制信号；Link口DMA控制器，用于产生链路传输协议需要的时序及访问内部存储器的地址；Link口乒乓缓冲寄存器，用于存储链路传输过程需要经过并串转换发送的数据和经过串并转换接收的数据；并串转换电路，用于同时输出8个通道的串行数据；链路口采用发送端向接收端传送参数的传输协议，用于在两片DSP间实现接口的链路传输。
一种基于串行数据传输方式接口电路

[发明专利]一种基于网络传输的处理器协同验证平台及其测试方法-CN201110101115.6无效
发明人：鲍华;洪一;郭二辉;耿锐;欧明双 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2011-04-22 - 公布日： 2011-08-10 - 主分类号： G06F11/26 文献下载
摘要：本发明公开了一种基于网络传输的处理器协同验证平台及其测试方法，基于网络传输的处理器协同验证平台由硬件实现程序、软件实现程序和硬件实现程序与软件实现程序之间的网络通信三个部分组成；硬件实现程序包括测试激励、硬件设计模型、硬件模拟模型和一台安装Linux操作系统的工作站；软件实现程序包括软件仿真器和一台安装Linux操作系统的工作站，利用软件仿真器对硬件进行模拟，在软件级对硬件设计进行进一步的验证；硬件实现程序与软件实现程序之间的网络通信，采用基于TCP/IP协议实现测试的同步性控制和文件传输，用于在上述两台工作站进行协同测试。能够详细/准确的定位错误和差异，验证准确率高；验证通过网络方式进行，便捷易行。
一种基于网络传输处理器协同验证平台及其测试方法

[发明专利]应用于数字信号处理器的指令缓存器-CN201010507928.0有效
发明人：刘小明;洪一;郭二辉;耿锐 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2010-10-12 - 公布日： 2011-02-09 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及一种应用于数字信号处理器的指令缓存器，属数字信号处理器技术领域。其目的是提供一种在处理器正常运行过程中，能够有效减少清除指令流水带来的性能损失，有效提高信号处理器处理能力的应用于数字信号处理器的指令缓存器。指令缓冲器为三级缓存结构，三级缓存依次相连，每级缓存包含16个指令槽，每个指令槽存储一个32位指令字，用于支持进入缓存器的一个包含16条32位指令字的指令行；在缓存的第一和第二级允许挤除废弃的气泡行，在缓存的第三级完成指令执行行的提取、拼接和发射。
应用于数字信号处理器指令缓存

[发明专利]并行数字信号处理器-CN201010507954.3有效
发明人：洪一;郭二辉;刘小明;汪灏;陆俊峰;耿锐;赵斌;孙立宏;马强 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2010-10-12 - 公布日： 2011-01-26 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种并行数字信号处理器，包括程序存储器，用于向程序存储器提供地址、缓存来自程序存储器指令并将指令拼接成并行执行行发射到译码单元的取指缓冲单元，用于对执行行中的每条指令进行译码的译码单元，用于接受译码单元产生的第一、二类控制信号组并根据控制信号组的状态进行指令执行处理的执行核，用于接受译码单元产生的第三类控制信号组并根据控制信号组的状态进行存储器访问处理的地址产生单元，用于接受译码单元产生的第四类控制信号组并根据控制信号组的状态进行控制/标志寄存器访问指令处理的控制/标志寄存器访问单元，用于接受来自执行核读、写请求的数据存储器及用于连接数据存储器和执行核的数据总线。
并行数字信号处理器

[发明专利]分时复用存储器直接访问控制器-CN201010273958.X有效
发明人： 郭二辉;洪一;宋何娟;龚晓华;周乐;钟小艳 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2010-09-02 - 公布日： 2011-01-05 - 主分类号： G06F13/28 文献下载
摘要：本发明公开了一种分时复用存储器直接访问控制器，其包括：多个以统一规模的数据片为单位的外设访问通道，用于连接外设接口和宽带存储总线；分时复用多路器，用于在不同的时间片将不同的外设访问通道与宽带存储总线连接；控制模块，包括一组控制寄存器及控制信号产生逻辑电路，以便配置端口，用于输入控制寄存器的编号和控制数据，并对各个控制寄存器进行配置，控制信号产生逻辑电路根据控制寄存器的值产生时序控制信号，控制外设访问通道和分时复用多路器。将每个外设的DMA操作以统一规模的数据片为单位来进行，在不同的时隙传输属于不同外设通道的数据片，通过分时复用，提高了DMA的吞吐率。
分时存储器直接访问控制器

[发明专利]可重构数字信号处理器-CN200610086398.0有效
发明人：洪一;郭二辉;赵斌;洪灏;彭勇俊;陈风波 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2006-07-14 - 公布日： 2007-01-24 - 主分类号： G06F17/14 文献下载
摘要：本发明公开了一种可重构数字信号处理器(DSP)，器件内部的硬件资源可根据不同的应用需求进行结构重组，从而能够实现多种形式的滤波运算。本发明兼具了传统专用集成电路(ASIC)与通用数字信号处理器的优点。它具有超大规模专用器件的运算能力，而且能适应快速傅立叶变换(FFT)、快速傅立叶逆变换(IFFT)、FIR脉组处理、相关处理等不同的数字信号实时处理场合，同时使用简单，价格低廉。
可重构数字信号处理器

首页
«上一页
1
2
3
4
共 53 条