专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果11个,建议您升级VIP下载更多相关专利
  • [发明专利]一种扩跳频通信无周期伪码校正系统及方法-CN202310229141.X在审
  • 金磊;王媛;曾富华;蒋友邦;郭枭 - 中国电子科技集团公司第十研究所
  • 2023-03-10 - 2023-08-08 - H04B1/7073
  • 本发明提供一种扩跳频通信无周期伪码校正系统及方法,属于无线通信技术领域,解决了扩跳频通信系统中无周期伪码传统取码方法时延不确定的难题;系统包括:时码解析模块,对时码信息进行解析;时间修正模块,结合控制软件输出的先验信息、信号处理设备输出的校正信息和固定取码时延,对解析后的时码信息进行计算,得到取码时间修正量;参数设置模块,依据当前时刻时间计数和取码时间修正量,计算并发送取码指令至伪码服务器;数据存储模块,对伪码服务器输出的无周期扩跳伪码数据流进行数据缓冲处理,并输出至信号处理设备;本发明能在高跳速条件下,提高无周期扩跳伪码的取码精度,为信号处理设备提供精度高、实时性好的扩跳伪码数据流。
  • 一种扩跳频通信周期校正系统方法
  • [发明专利]一种高动态非相干直扩信号差分捕获系统-CN202210145593.5有效
  • 金磊;王媛;曾富华;蒋友邦;王娜;古礼衍 - 中国电子科技集团公司第十研究所
  • 2022-02-17 - 2023-06-23 - H04B1/707
  • 本发明公开了一种高动态非相干直扩信号差分捕获系统,所述差分捕获系统包括:积分采样缓存模块、分组数据压缩模块、本地伪码模块、频率处理支路、相位处理支路、峰值搜索模块和检测解算模块;其中,分组数据压缩模块对采样数据进行分组数据压缩处理,频率处理支路采用非线性变换和大点数的快速傅里叶变换,相位处理支路共轭差分模块对采样数据进行共轭差分处理,异或差分模块对本地伪码进行异或差分处理,峰值搜索模块采用比较搜索的方法得到积分峰值及其所在指数,采用加权平均的方法得到自适应检测门限,检测解算模块采用积分峰值与自适应检测门限作比较判决的方法检测接收信号,解算得到载波多普勒频移、直扩码相位。
  • 一种动态相干信号捕获系统
  • [发明专利]脉冲时延精度自适应同步方法-CN202110183712.1有效
  • 曾富华;张帆;莫明威;蒋友邦 - 西南电子技术研究所(中国电子科技集团公司第十研究所)
  • 2021-02-10 - 2023-04-11 - H03K5/15
  • 本发明提出一种脉冲时延精度自适应同步方法,旨在提供一种同步精度高、可靠性好、误差率低的自适应同步时延的方法。本发明通过下述间方案予以实现:数字电路系统外部周期性输入脉冲P0经过FPGA内置可调延迟器得到时钟CLK采样信号P1,采样信号P1经过寄存器采样后得到脉冲信号P2;同时利用外部数字电路系统时钟CLK驱动定时脉冲产生器,生成与外部周期性脉冲信号同频的本地计数产生的脉冲信号P3,时延比较器计算脉冲信号P2和脉冲信号P3上升沿的时延差n,延判断策略模计根据多个搜索周期搜索得到数字差值N的时延控制量N0进行联合计算,得到时延修正量M,得到与外部脉冲信号稳定同步的内部脉冲信号。
  • 脉冲精度自适应同步方法
  • [发明专利]一种稳相电缆时延特性测试系统-CN202210501181.0在审
  • 蒋友邦;曾富华 - 中国电子科技集团公司第十研究所
  • 2022-05-10 - 2022-09-02 - G01R25/00
  • 本发明公开了一种稳相电缆时延特性测试系统,所述测试系统包括:高稳时钟模块、FPGA芯片、数模转换器DA、模数转换器AD、带通滤波器,待测试高频电缆连接于带通滤波器和模数转换器AD之间;所述高稳时钟模块被配置为产生供FPGA芯片、数模转换器DA、模数转换器AD的高稳工作时钟;所述FPGA芯片内设有基准信号生成模块、相位计算支路、时延解算模块、数字上变频模块和数字下变频模块。本测试系统用于稳相电缆的高频信号传输时延特性的高精度测试,精度非常高,可实现亚毫米量级上的实时观测,同时实现简单,成本低廉,能很好的应用于稳相电缆的传输时延特性的高精度计量。
  • 一种电缆特性测试系统
  • [发明专利]提高B时间码译码性能的方法-CN201711172567.7有效
  • 蒋友邦 - 西南电子技术研究所(中国电子科技集团公司第十研究所)
  • 2017-11-22 - 2021-07-30 - H03M13/11
  • 本发明提出的一种提高B时间码译码性能的方法,旨在提供一种能够在外B时间码信号质量欠佳时,获取稳定的时间信息的译码方法。本发明通过下述技术方案予以实现:第一级B时间码译码器对外部输入的B码进行译码,译码输出的时间信息在BCD码转换器中转换为BCD码格式,通过校时控制器向内B时间码编码器提供校正参考时间信息;信号锁定判决器根据第一级B时间码译码器输出的外时间信息和秒脉冲信息,通过计算判决当前外B时间码的锁定状态;校时控制器在定时器产生的周期性校时脉冲触发下,根据外B时间码的锁定判决指示和BCD码格式的时间信息,周期性的校正内B时间码编码器与外B时间码的时间偏差;内B码编码器在本地系统时钟驱动下,产生内B时间码,得到最终的输出时间信息。
  • 提高时间译码性能方法
  • [发明专利]基带芯片输入缓冲方法-CN201610342040.3在审
  • 蒋友邦 - 中国电子科技集团公司第十研究所
  • 2016-05-20 - 2016-10-12 - G06F13/20
  • 本发明提出的一种基带芯片输入缓冲方法,旨在提供一种接口时序简单,具有很强健壮性和可恢复性的基带芯片输入缓冲方法。本发明通过下述技术方案予以实现:基带处理芯片外部输入的遥测传送帧按照帧间离散,帧内连续的传输规则,通过3根单端线串行输入到数据采集电路,采用多点检测的方式检测时钟跳变沿;采集数据在写控制逻辑模块控制下按编排规则写入数据存储模块,当数据存储模块中数据存储量超过预设门限时,输出高电平指示信号;与输入缓冲电路相连的后一级处理模块检测到该高电平指示信号,根据调制速率与处理速率匹配情况向输入缓冲电路给出请求脉冲;输入缓冲电路若正在输出数据,则不响应该请求,否则,从数据存储模块中读出一帧数据按照约定输出格式串行输出。
  • 基带芯片输入缓冲方法
  • [发明专利]数字脉冲成形中频调制方法-CN201510786356.7在审
  • 蒋友邦 - 中国电子科技集团公司第十研究所
  • 2015-11-16 - 2016-04-06 - H04L27/26
  • 本发明提出的一种数字脉冲成形中频调制方法,旨在提供一种滤波器系数固定,实现简便可靠,占用资源少,能够适用于符号速率任意可配置的数字信号脉冲成形中频调制方法。本发明通过下述技术方案予以实现:首先将基带数字信号经过星座映射成为I、Q两支路信号;两支路I、Q信号通过上抽样器分别进行L倍上抽样,将得到速率为的过采样信号经过成形滤波器滤波完成I、Q支路的基带频谱成形;然后将直接频率综合器DDS引入内插滤波器,在内插滤波器中以DA采样率分别对I、Q支路进行内插,完成采样速率的转换;对合路I、Q信号进行数字中频调制后送数模转换器DA重构为模拟信号;模拟信号经过模拟带通滤波器滤除带外频谱,从而得到已调成形的中频调制信号。
  • 数字脉冲成形中频调制方法
  • [发明专利]宽带跳频数字信号产生系统-CN201510785580.4在审
  • 张毅;蒋友邦 - 中国电子科技集团公司第十研究所
  • 2015-11-16 - 2016-03-30 - H04B1/7136
  • 本发明提出了一种宽带跳频数字信号产生系统。利用本发明可以扩展传统DDS输出频率的范围,产生大跳频带宽跳频信号。本发明通过下述技术方案予以实现:相位控制字生成模块将获取到的相位控制字分为两路,一路送入相位累加值计算模块,解算出相位累加值,经相位累加器对相位累加值进行相位累加后得到第1路DDS相位值,另一路经相位偏移值计算模块计算出其它路DDS的相位偏移值,第1路DDS相位值和第二路得到的相位偏移值通过相位偏移模块,得到其它路DDS相位值,第1路DDS相位值和其它路DDS相位值均输入查找表模块查表得到各路DDS幅度值,各路DDS幅度值和跳频信息产生模块生成的跳频信息输入调制模块进行多相调制,速率转换模块对调制数据进行速率转换。
  • 宽带频数信号产生系统

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top