“胡裕赟”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]一种信号乱序控制与速率自适应的传输装置及其传输方法-CN202210190453.X有效
发明人：袁结全;罗仁昌;陈世伟;胡裕赟 -专利权人：深圳市风云实业有限公司
申请日： 2022-02-28 - 公布日： 2023-10-10 - 主分类号： H04L47/10 文献下载
摘要：本发明公开了一种信号乱序控制与速率自适应的传输装置及其传输方法，其装置包括速率自适应模块、请求发送模块、外部主机模块、数据接收模块和乱序控制模块；速率自适应模块用于根据不同的TAG字段区分读请求，并根据乱序控制模块的剩余缓存和存储TAG字段的先进先出队列进行速率自适应；请求发送模块用于将读请求发送至外部主机模块；外部主机模块用于发送对应的读数据至数据接收模块；数据接收模块用于将读数据发送至乱序控制模块；乱序控制模块用于进行乱序分流和二级缓存。本发明的传输装置解决了数据的乱序与速率自适应问题，同时在乱序分流缓存的基础上采用了二级缓存模块，减小了系统的缓存压力，具有结构简单和速率自适应等优势。
一种信号控制速率自适应传输装置及其方法

[发明专利]一种多通道数据位宽可配的0比特填充方法及装置-CN202110903114.7有效
发明人：袁结全;崔志辉;张皓翔;胡裕赟 -专利权人：深圳市风云实业有限公司
申请日： 2021-08-06 - 公布日： 2023-07-21 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种多通道数据位宽可配的0比特填充方法及装置，包括接收原始数据，并解析原始数据通道号；对原始数据进行连1检测和0比特填充，得到0比特填充后的数据；对0比特填充后的数据进行截取，得到位宽与原始数据位宽一致的截取后的数据；将截取后的数据通过与原始数据通道号对应的物理通道进行输出。本发明连1检测速率快，数据带宽高；通过多物理通道的设计，支持多个设备接入，使整体带宽的利用率不易受限于通信链路的后级设备；兼容不同位宽的数据输入与输出，兼容性高。
一种通道数据位宽可配比特填充方法装置

[发明专利]一种对IRIG-B（DC）码的解码和编码系统及方法-CN202010026334.1有效
发明人： 胡裕赟;杨梅;莫小妮;张开怀 -专利权人：深圳市风云实业有限公司
申请日： 2020-01-10 - 公布日： 2023-06-23 - 主分类号： H04L1/00 文献下载
摘要：本发明提供了一种基于FPGA的解码和编码方法及系统，本发明通过FPGA完成对IRIG‑B(DC)码的编码、解码设计，能够实现与系统时钟信号的精确同步，FPGA进行解码，输入的IRIG‑B(DC)码暂时保存在FPGA的寄存器中，当GPS送入1pps信号时，需要为外部设备提供精确的对时时钟时，FPGA进行编码操作，输出IRIG‑B(DC)码，从而去校准从设备的实时时间，使设备具有精度高的同步的时钟基准，获得精确且同步的控制效果，便于对从设备进行远程管理和监测，本发明通过以上设计，具有精度高，可移植性较好，以及设计实现比较方便的特点。
一种 irig dc 解码编码系统方法

[发明专利]利用卫星守时实现时钟精度与漂移的测试装置及方法-CN202010734431.6有效
发明人：詹晋川;胡裕赟;莫小妮;袁结全;罗仁昌 -专利权人：深圳市风云实业有限公司
申请日： 2020-07-27 - 公布日： 2023-04-07 - 主分类号： G01R23/10 文献下载
摘要：本发明提供了一种利用卫星守时实现时钟精度与漂移的测试装置及方法，属于数据通信技术领域，包括卫星接收器，用于向FPGA发送时间信息；FPGA，用于接入待测时钟和接收主控命令，并根据卫星接收器发送的时间信息解析测试时间节点和测试的时间长度；主控CPU，用于向FPGA发送测试时长，计算得到时钟上升沿的理论频率和时钟上升沿的测试频率；待测时钟模块，用于将时钟上升沿的理论频率和时钟上升沿的测试频率进行比较得到待测时钟的精度，并根据采样的待测时钟单位时间节点以及若干次待测时钟的精度计算得到老化曲线，并根据老化曲线得到时钟精度与漂移的测试状态。本发明解决了对时钟频率测试精度的问题。
利用卫星守时实现时钟精度漂移测试装置方法

[发明专利]一种多级外设控制系统及方法-CN202010733302.5有效
发明人：詹晋川;张开怀;崔志辉;莫小妮;胡裕赟 -专利权人：深圳市风云实业有限公司
申请日： 2020-07-27 - 公布日： 2022-04-12 - 主分类号： G05B19/042 文献下载
摘要：本发明提供了一种多级外设控制系统及方法，属于电子信息技术领域，包括第一本地外设控制子系统、第一上级外设控制子系统和第一下级外设控制子系统；其均包括可擦除可编辑逻辑器EPLD，以及分别与可擦除可编辑逻辑器EPLD通过串口连接的CPU和若干个外设单元；第一上级外设控制子系统和第一下级外设控制子系统可分别作为第二本地外设控制子系统，且与其自身的一个或若干个第二上级外设控制子系统或第二下级外设控制子系统连接。本发明减少了外设接口数量及种类对CPU的负担，并提供了一种外设的多级控制方法，解决了在外设数量多、外设接口种类多且有多级控制需要时对系统设计带来的不便的问题。
一种多级外设控制系统方法

[发明专利]一种利用FPGA实现HDB3编解码的系统及方法-CN202010703913.5在审
发明人：詹晋川;李泽民;芦伟;胡裕赟;莫小妮;肖清玉 -专利权人：深圳市风云实业有限公司
申请日： 2020-07-21 - 公布日： 2020-10-20 - 主分类号： H04N19/42 文献下载
摘要：本发明提供了一种利用FPGA实现HDB3编解码的系统及方法，包括所述编码模块，以及通过用户对接单元与所述解码模块连接的编码模块。本发明主要用于硬件设计中没有添加HDB3编解码芯片的情况，本发明支持时钟数据恢复功能、支持HDB3编码功能、支持HDB3q解码功能以及支持编解码功能测试。本发明减小了硬件成本，同时可对该方法进行模块化，为用户提供了不依赖于硬件芯片，本发明通过使用FPGA处理HDB3编解码的方法可在FPGA中灵活多次使用该模块，进一步减少硬件芯片的需求，将HDB3编解码通过FPGA实现，提供了从码流中恢复出时钟信息的方法。
一种利用 fpga 实现 hdb3 解码系统方法

[实用新型]一种具有电量监测的多旋翼无人机-CN201620594950.6有效
发明人：王飞;崔利;胡裕赟;章敏 -专利权人：内蒙古博鹰通航科技有限公司
申请日： 2016-06-18 - 公布日： 2017-03-15 - 主分类号： G05D13/62 文献下载
摘要：一种具有电量监测的多旋翼无人机，电源管理模块包括主电源、负电源、主开关、副开关、主电路、副电路、均流电路、信号检测电路，主电源依次与主开关、主电路、均流电路连接，副电源依次与副开关、副电路、均流电路连接，均流电路将主电源、负电源的电流进行均衡，并提供给各个电机；主开关、副开关与主控计算机连接，同于接收控制信号以决定主电源、负电源是否供电；主电路、副电路对输入信号进行变压和滤波；信号检测电路检测主电源、负电源的电池电量以及主电路、副电路输出的电压状况，产生电压状况信号输出给主控计算机。
一种具有电量监测多旋翼无人机

1
共 7 条