“美普思科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]一种在处理器中挂起和释放执行过程中计算线程的整体机制-CN201210164802.7在审
发明人：凯文·基塞尔 -专利权人： 美普思科技有限公司
申请日： 2004-08-26 - 公布日： 2013-01-16 - 主分类号： G06F9/30 文献下载
摘要：一种在能支持和执行多个程序线程的处理器中的处理机制，包括用于调度一个程序线程的参数和该程序线程中的一个指令，该指令能够存取该参数。当该参数等于第一数值时，且当一个程序线程发出该指令时，该指令根据编码在该参数中的一个或多个条件而重新调度该程序线程。
一种处理器挂起释放执行过程计算线程整体机制

[发明专利]指令集架构中的变量寄存器和立即数字段编码-CN201010178234.7有效
发明人：埃里克·K·诺登 -专利权人： 美普思科技有限公司
申请日： 2010-05-11 - 公布日： 2010-11-17 - 主分类号： G06F9/30 文献下载
摘要：方法和装置提供了压缩指令代码尺寸的手段。指令集架构编码紧凑位长度、常规位长度或扩展位长度的指令。通常使用的指令被编码为具有紧凑位长度和常规位长度，基于功率、性能或代码尺寸要求选择紧凑位长度或常规位长度的指令。ISA的指令可用于微处理器的特许和非特许两种操作模式中。在软件应用中可交换地使用指令编码。来自ISA的指令可在包括单一指令集架构处理器或多指令集架构处理器且能够用于ISA的任何可编程装置上执行。
指令架构中的变量寄存器立即字段编码

[发明专利]指令集架构中的变量寄存器和立即数字段编码-CN201010186283.5无效
发明人：埃里克·K·诺登 -专利权人： 美普思科技有限公司
申请日： 2010-05-11 - 公布日： 2010-11-10 - 主分类号： G06F9/30 文献下载
摘要：方法和装置提供了压缩指令代码尺寸的手段。指令集架构编码紧凑位长度、常规位长度或扩展位长度的指令。通常使用的指令被编码为具有紧凑位长度和常规位长度，基于功率、性能或代码尺寸要求选择紧凑位长度或常规位长度的指令。ISA的指令可用于微处理器的特许和非特许两种操作模式中。在软件应用中可交换地使用指令编码。来自ISA的指令可在包括单一指令集架构处理器或多指令集架构处理器且能够用于ISA的任何可编程装置上执行。
指令架构中的变量寄存器立即字段编码

[发明专利]多线程微处理器中的二分化线程调度器-CN200680003639.9有效
发明人：达伦·M·琼斯;莱恩·C·肯特;凯文·D·契瑟尔;汤姆士·A·彼德森 -专利权人： 美普思科技有限公司
申请日： 2006-01-18 - 公布日： 2008-02-27 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种二分化调度器，用于在可同时执行多个线程的多线程处理器中派送多个线程的指令。此调度器包括可重复使用内核内的不可由使用者定制的第一部分、内核外的可由使用者定制的第二部分、以及耦接第二部分与内核的接口。第二部分实施可由使用者根据特定应用来定制的线程调度策略。第一部分是调度策略不可知的，且根据由第二部分传送的调度策略在每一个时钟周期内发出线程的指令给执行单元。第二部分经由每个线程的优先级来传送调度策略。当内核承诺执行指令时，此内核通知第二部分哪一个线程的指令被承诺执行，以使此第二部分相应地更新优先级。
多线程微处理器中的分化线程调度

[发明专利]具有用于增进流水线使用效率的优化线程调度器的多线程微处理器-CN200680003641.6有效
发明人：达伦·M·琼斯;莱恩·C·肯特;麦克·G·詹森;圣杰·密斯辛 -专利权人： 美普思科技有限公司
申请日： 2006-01-18 - 公布日： 2008-02-20 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种同时执行多个线程的多线程处理器。该处理器包括执行流水线和线程调度器，该线程调度器派送多个线程的指令至执行流水线。该执行流水线侦测由一个所派送的指令导致的停顿事件，并清空执行流水线，以继续执行其它线程的指令。该执行流水线通知调度器哪一个线程导致停顿事件，该调度器停止派送该线程的指令，直到停顿条件终止为止。在一个实施例中，执行流水线只清空包括导致该事件的指令的线程。在一个实施例中，如果该线程是唯一的可执行线程，则执行流水线停顿而不是清空。在一个实施例中，该处理器包括滑动缓冲器，将被清空的指令返回到该滑动缓冲器，从而不需要清空指令提取流水线，只需要清空执行流水线。
具有用于增进流水线使用效率优化线程调度多线程微处理器

[发明专利]转换旁视缓冲器中避免重复匹配输入的改良装置与方法-CN200510064999.7无效
发明人：莱恩·C·肯特;G·麦可·亚勒 -专利权人： 美普思科技有限公司
申请日： 2005-04-11 - 公布日： 2006-10-18 - 主分类号： G06F12/10 文献下载
摘要：一种转换旁视缓冲器(TLB)中避免重复匹配输入的改良装置与方法，TLB中每个输入具有指明确认此输入应包括或排除在标记匹配比较中的Include位；当试图TLB写入时，如果写入标记与已存在于TLB中输入标记相匹配，则清除此输入的Include位，以使此输入排除在后续的标记匹配比较中；再者，如果匹配输入为除要被写入的输入外的输入、匹配输入有效、且要写入输入的值亦为有效时，即产生例外且放弃写入操作；当输入成功写入TLB中时，其Include位即被设定，以使此输入包括在后续的标记匹配比较中；其中，Include位亦可用以评比标记查阅匹配确认程序中。
转换缓冲器避免重复匹配输入改良装置方法

[发明专利]一种在处理器中执行的计算线程的暂停与解除分配的整合机制-CN200480024852.9有效
发明人：凯文·基塞尔 -专利权人： 美普思科技有限公司
申请日： 2004-08-27 - 公布日： 2006-10-11 - 主分类号： G06F9/38 文献下载
摘要：本发明公开一种在一多线程的微处理器中执行的一产出(yield)指令。此产出指令包含一操作数。若操作数为零，则微处理器终止包含此产出指令的程序线程。若操作数为－1，则微处理器无条件地重新调度此程序线程。若操作数为一正整数，则微处理器视操作数为一位向量，其规定一或多个产出限定输入，例如中断信号，并根据此限定输入及位向量值，有条件地调度此程序线程。微处理器还包含一屏蔽寄存器，规定这些限定输入的一位向量。若此操作数规定并未规定于一屏蔽寄存器的一限定输入，则产生此指令的一异常。此指令返回一值，该值规定由屏蔽寄存器值限定的限定输入的值。
一种处理器执行计算线程暂停解除分配整合机制

[发明专利]用于在多线程微处理器中对并行指令流进行初始化的指令-CN200480024798.8有效
发明人：凯文·基塞尔 -专利权人： 美普思科技有限公司
申请日： 2004-08-27 - 公布日： 2006-10-04 - 主分类号： G06F9/46 文献下载
摘要：本发明公开了一种fork指令，该fork指令在多线程微处理器上执行，且占用单一指令发出时隙。在父线程中执行时，所述fork指令包括第一操作数和第二操作数，该第一操作数指定新线程的初始指令提取地址。所述微处理器通过为所述新线程分配上下文，将第一操作数复制到所述新线程上下文的程序计数器，将第二操作数复制到所述新线程上下文的寄存器以及调度所述新线程的执行，来执行所述fork指令。如果没有自由的新线程上下文可供分配，则所述微处理器发出一异常给所述fork指令。本发明的fork指令是很有效率的，因为其不需要将整个父线程通用寄存器复制到新线程。所述第二操作数通常可以用作指向包含有新线程的起始通用寄存器组值的存储器中的数据结构的指针。
用于多线程微处理器并行指令流进初始化

[发明专利]动态配置虚拟处理器资源的机制-CN200480024801.6有效
发明人：凯文·基塞尔 -专利权人： 美普思科技有限公司
申请日： 2004-08-27 - 公布日： 2006-10-04 - 主分类号： G06F9/46 文献下载
摘要：本装置包括一个虚拟多处理器上下文，一个或多个虚拟处理元件上下文，以及配置逻辑。该虚拟多处理器上下文，规定这些资源，并控制该虚拟多处理器的配置状态。该一个或多个虚拟处理元件上下文每一个专门地对应到该一个或多个虚拟处理元件中的一个。该一个或多个虚拟处理元件上下文每一个包括第一逻辑，用于规定是否该一个或多个虚拟处理元件中的该一个被允许配置这些资源；以及第二逻辑，用于规定被分配给该一个或多个虚拟处理元件的所述一个的资源的子集。该配置逻辑连接至该虚拟多处理器上下文，和一个或多个虚拟处理元件上下文。该配置逻辑检测是否该一个或多个虚拟处理元件中的该一个被允许配置这些资源，更新该虚拟多处理器上下文以指出该虚拟多处理器进入配置状态，以及通过更新一个被规定的虚拟处理元件上下文来配置这些资源。
动态配置虚拟处理器资源机制

[发明专利]一种在处理器中挂起和释放执行过程中计算线程的整体机制-CN200480024800.1无效
发明人：凯文·基塞尔 -专利权人： 美普思科技有限公司
申请日： 2004-08-26 - 公布日： 2006-10-04 - 主分类号： G06F9/46 文献下载
摘要：一种在能支持和执行多个程序线程的处理器中的处理机制，包括用于调度一个程序线程的参数和该程序线程中的一个指令，该指令能够存取该参数。当该参数等于第一数值时，且当一个程序线程发出该指令时，该指令根据编码在该参数中的一个或多个条件而重新调度该程序线程。
一种处理器挂起释放执行过程计算线程整体机制

[发明专利]利用跳转指令清除冒险的方法及设备-CN03821190.4有效
发明人： N·G·耶佩森;M·G·乌勒 -专利权人： 美普思科技有限公司
申请日： 2003-08-25 - 公布日： 2005-11-02 - 主分类号： G06F9/38 文献下载
摘要：描述了用于在流水线微处理器中采用跳转指令覆盖冒险清除的方法及设备。该设备包括检测跳转指令指定作为跳转操作的组成部分清除冒险的时间的冒险逻辑。如果要清除冒险，则冒险逻辑对跳转指令禁用转移预测，从而使跳转指令沿流水线继续进行，直到它最终被解决为止，以及冲洗跳转指令之后的流水线。对跳转指令禁用转移预测有效地清除在跳转指令之前的所有执行和/或指令冒险。或者，冒险逻辑使发出控制逻辑在n个周期停止跳转指令，直到所有冒险被清除为止。可提供状态跟踪逻辑以确定造成冒险的任何指令是否正在流水线中执行。如果是这样，则冒险逻辑正常执行。如果不是，则状态跟踪逻辑禁用冒险逻辑的作用。
利用跳转指令清除冒险方法设备

[发明专利]部分逐位置换-CN02808631.7有效
发明人： K·D·基斯塞尔;H·W·J·埃克纳;M·斯特里贝克;J·S·詹森 -专利权人： 美普思科技有限公司
申请日： 2002-02-15 - 公布日： 2004-06-09 - 主分类号： G06F7/38 文献下载
摘要：在微处理器或微控制器中提供了部分逐位置换指令。部分逐位指令可以由下列方式中的一项或多项来指定：目标说明符、先前的部分值的源、目标子集说明符和控制说明符。微处理器或微控制器中的阵列单元(3030)包括两个并行乘法器(Marray 4100和MParray 4200)和置换逻辑(4300)。第一个阵列Marray 4100执行算术乘法。Marray(4100)使用Acc1(3031)、Acc2(3032)、M(3033)和sel(3034)作为输入，产生结果C和结果S作为输出。第二个阵列MParray 4200执行二进制多项式乘法。置换逻辑(4300)用来根据RThold(3012)中的值对RShold的低位执行各种置换。
部分置换

[发明专利]扩展精度累加器-CN02808633.3有效
发明人： M·斯特里贝克;P·帕里尔 -专利权人： 美普思科技有限公司
申请日： 2002-02-15 - 公布日： 2004-06-09 - 主分类号： G06F7/38 文献下载
摘要：乘法单元包括一个扩展精度累加器。提供用于操作扩展精度累加器的各部分的微处理器指令，包括一个将扩展累加器的一部分的内容转移到一个通用寄存器的指令(“MFLHXU”)和一个将一个通用寄存器的内容转移到扩展累加器的一部分的指令(“MTLHX”)。
扩展精度累加器

[发明专利]多项式算术运算-CN02808541.8有效
发明人： M·斯特里贝克;K·D·基斯塞尔;P·帕里尔 -专利权人： 美普思科技有限公司
申请日： 2002-02-15 - 公布日： 2004-06-09 - 主分类号： G06F7/556 文献下载
摘要：提供了指令集体系结构(ISA)中的多项式运算指令(3010)。还提供了多项式乘－加(MADDP)指令和多项式乘(MULTP)指令(3013)。
多项式算术运算

1
共 14 条