“灿芯半导体（上海）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果92个，建议您升级VIP下载更多相关专利

[发明专利]一种新型瞬态响应增强LDO-CN202110102480.2在审
发明人：倪灿灿 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2021-01-26 - 公布日： 2021-04-30 - 主分类号： G05F1/56 文献下载
摘要：本发明提供了一种新型瞬态响应增强LDO，包括误差放大器EA、调整管MP、反馈电阻网络RA和RB、反馈电容CA以及负载电容CL和负载电阻Rout；误差放大器EA和调整管MP的栅极之间连接有瞬态响应增强电路TRANSIENT ENHANGCE，TRANSIENT ENHANGCE包括迟滞比较器、ONE_SHOT以及两个NMOS管MN1、MN2；采用迟滞比较器对误差放大器EA的输入差分对管的漏极电压进行采集比较，得到的比较结果通过ONE_SHOT消除毛刺，提高了瞬态增强的抗噪声性能；再通过NMOS管对调整管MP的栅极电压进行调节，从而达到增强负载瞬态响应的作用。
一种新型瞬态响应增强 ldo

[发明专利]集成电路项目设计管理系统-CN202110091472.2在审
发明人：李建 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2021-01-23 - 公布日： 2021-04-20 - 主分类号： G06F16/958 文献下载
摘要：本发明提供了一种集成电路项目设计管理系统，包括网页端管理界面、项目环境、业务知识库；网页端管理界面进行初始数据输入和数据展示；项目环境以现有的集成电路设计工具为中心，对集成电路设计的各个阶段进行控制，并从业务知识库中调用每个设计阶段所对应的知识库模板，按照规则将各类报表输出到网页端管理界面进行显示；通过建立一套通用的模型和数据库，优化流程建立的过程，实现通过计算机收集已有经验并将其快速复用的目的，使各个集成电路设计工具的数据能进行交互。
集成电路项目设计管理系统

[发明专利]一种DDR发送电路-CN202110059798.7在审
发明人：孔亮;陈捷;刘亚东;庄志青 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2021-01-18 - 公布日： 2021-02-19 - 主分类号： H03K19/017 文献下载
摘要：本发明公开了一种DDR发送电路，包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、电阻、同相器、反相器以及用于提供第一电压信号至第三电压信号之间电压的低压器件，所述第一PMOS管的源极接第三电压信号，栅极接所述低压器件的输出端，漏极连接所述第二PMOS管的源极；所述低压器件的三个输入端分别连接所述同相器的输出端、所述第一电压信号和所述第三电压信号；所述同相器的输入端接电平信号；所述第一NMOS管的源极接地，栅极接所述反相器的输出端，漏极接所述第二NMOS管的源极；反相器的输入端接电平信号；第二PMOS管的漏极和第二NMOS管的漏极相接并连接电阻的第一端。采用速度较快的低压器件做主驱动电路及前驱动电路，有效提高工作速度。
一种 ddr 发送电路

[发明专利]一种用于PLL电路的压控振荡器电路-CN202011030979.9在审
发明人：魏来 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2020-09-27 - 公布日： 2021-01-01 - 主分类号： H03L7/099 文献下载
摘要：本发明公开了一种用于PLL电路的压控振荡器电路，包括：三级延迟单元、电流镜电路以及三个电容谐振单元，所述电流镜电路的输出电流作为所述三级延迟单元的控制电流；所述三级延迟单元的每级延迟单元的输出端均连接一个所述电容谐振单元；所述电容谐振单元接收LPF的输出电压。本发明在每级延迟单元的输出增加可调电容值的电容谐振单元，用可变电容和每级延迟单元的电容共同调节VCO的振荡频率，让Kvco降低，有利于锁相环的噪声性能。VCO可以振荡在大的工作范围。VCO每级延迟单元的控制电流用电流镜控制的几种可选电流，让VCO即使振荡在不同频率，但是工作电压不变，接上驱动电路后不会造成占空比损失。
一种用于 pll 电路压控振荡器

[发明专利]一种DLL电路-CN202010877036.3在审
发明人：魏来 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2020-08-27 - 公布日： 2020-12-11 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了一种DLL电路，包括：依次串接并形成环路的PD、CP、LPF和VCDL，还包括：让外部控制电压信号给所述LPF的电容充电，拉动VCTRL线的初始状态到延迟小于1Tclk的范围的模拟自起动电路；在所述模拟自起动电路稳定后，用于判断延迟是在1/2Tclk内还是在1/2Tclk和1Tclk之间的假锁保护电路。本发明不需要数字电路的配合，实现简单，没有附加硬件，不人为引人抖动，节约芯片面积和功耗。
一种 dll 电路

[实用新型]基于DDR写通道的发送电路-CN201921669380.2有效
发明人：王亮 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2019-10-08 - 公布日： 2020-03-27 - 主分类号： G06F13/16 文献下载
摘要：本实用新型公开了一种基于DDR写通道的发送电路，包括第一至第七寄存器以及第一至第三时钟选择器；所述第一寄存器和所述第三寄存器的各自输出端分别连接所述第一时钟选择器的两个输入端；所述第二寄存器和所述第四寄存器的各自输出端分别连接所述第二时钟选择器的两个输入端；所述第一时钟选择器的输出端连接所述第五寄存器的输入端；所述第二时钟选择器的输出端连接所述第六寄存器的输入端；所述第六寄存器的输出端连接所述第七寄存器的输入端；所述第五寄存器和所述第七寄存器的各自输出端分别连接所述第三时钟选择器的两个输入端。从而可以降低电路的时序要求，使得时序收敛更容易。
基于 ddr 通道发送电路

[实用新型]高速数据同步电路-CN201920750132.4有效
发明人：王亮 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2019-05-23 - 公布日： 2019-11-01 - 主分类号： G06F13/42 文献下载
摘要：本实用新型公开了一种高速数据同步电路，包括：利用模拟电路实现串行传输转并行传输的串并转换电路；连接所述串并转换电路，并利用数字电路实现数据和时钟相位调整的相位调整电路。在不动态调整时钟延迟单元的条件下，通过增加和减少数据端延迟单元，来计算数据的最终延迟单元，实现数据与时钟的良好相位，用很小的延迟解决了MIPI RX高速数据的同步问题。
高速数据串并转换电路同步电路延迟单元时钟相位调整时钟延迟单元数字电路实现相位调整电路本实用新型并行传输串行传输动态调整计算数据模拟电路同步问题数据端延迟

[发明专利]高速数据同步电路及数据同步方法-CN201910435442.1在审
发明人：王亮 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2019-05-23 - 公布日： 2019-08-23 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了一种高速数据同步电路及数据同步方法，其中，同步电路包括：利用模拟电路实现串行传输转并行传输的串并转换电路；连接所述串并转换电路，并利用数字电路实现数据和时钟相位调整的相位调整电路。在不动态调整时钟延迟单元的条件下，通过增加和减少数据端延迟单元，来计算数据的最终延迟单元，实现数据与时钟的良好相位，用很小的延迟解决了MIPI RX高速数据的同步问题。
高速数据同步电路串并转换电路数据同步延迟单元时钟相位调整时钟延迟单元数字电路实现相位调整电路并行传输串行传输动态调整计算数据模拟电路同步问题数据端延迟

[实用新型]一种mipi中消除随机码抖动噪声的发送电路-CN201822277509.7有效
发明人：孔亮;刘亚东;庄志青 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2018-12-29 - 公布日： 2019-07-05 - 主分类号： H03K3/013 文献下载
摘要：本实用新型公开了一种mipi中消除随机码抖动噪声的发送电路，包括第一寄存器、异或门、反相器、传输门、第二寄存器和第三寄存器，数据信号DIN_pre和第一时钟信号CLK经过第一寄存器产生延迟信号DIN_DL；延迟信号DIN_DL和数据信号DIN_pre经过异或门产生异或信号DXOR；当数据信号DIN_pre存在连续0或1时，异或信号DXOR为0，传输门开启，第二时钟信号CLK2经过第二寄存器产生跳变信号DINC，以及跳变信号DINC的反相信号DIND；数据信号DIN_pre和第二时钟信号CLK2经过第三寄存器，产生随机码信号DIN，以及随机码信号DIN的反相信号DINB。本实用新型从根本上消除了随机码导致的抖动噪声。
寄存器数据信号抖动噪声随机码本实用新型随机码信号发送电路反相信号时钟信号跳变信号延迟信号传输门异或门异或时钟信号CLK 反相器

[实用新型]一种电平转换电路-CN201821917857.X有效
发明人：孔亮;刘亚东;庄志青 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2018-11-21 - 公布日： 2019-07-05 - 主分类号： H03K19/0175 文献下载
摘要：本实用新型公开了一种电平转换电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，其中，所述第一PMOS管、第二PMOS管和第三PMOS管的各自源极连接电源VDDIO；所述第一PMOS管的栅极连接控制信号ENIO；所述第二PMOS管和第三PMOS管的各自栅极连接所述第二PMOS管的漏极；所述第二PMOS管的漏极连接所述第一NMOS管的漏极。本实用新型通过对称结构的高速低增益比较器与传统电平转换组合产生了高速的、占空比较好的、且不漏电的高速电平转换电路。
电平转换电路漏极本实用新型栅极连接传统电平对称结构控制信号源极连接漏电比较器低增益电源转换

[实用新型]一种LVDS发送电路-CN201821919500.5有效
发明人：孔亮;戴冬梅;刘亚东;庄志青 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2018-11-21 - 公布日： 2019-07-05 - 主分类号： H03K19/0175 文献下载
摘要：本实用新型公开了一种LVDS发送电路，包括信号BiasN控制的恒流源F，还包括：第一NMOS管、第二NMOS管、n个第一CMOS管以及n个第二CMOS管，n为正整数，所述第一NMOS管和第二NMOS管各自源极连接恒流源F，各自栅极在信号DIN、DINB控制下实现关闭或打开，第一CMOS管和第二CMOS管各自的源极接电源VDDIO，各自漏极对应地接第一NMOS管漏极和第二NMOS管漏极。本实用新型使电源电压可降至1.8V甚至1.5V，沟道长度缩短，工作速度因而提升，同时大幅节省了面积。
漏极本实用新型恒流源长度缩短电源电压源极连接正整数沟道源极电源

[实用新型]一种多模式的ONFI训练电路-CN201821919547.1有效
发明人：孔亮;刘亚东;庄志青 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2018-11-21 - 公布日： 2019-07-05 - 主分类号： H03K19/0175 文献下载
摘要：本实用新型公开了一种多模式的ONFI训练电路，包括：p组第一PMOS管、p组第二PMOS管和b组NMOS管，p、b为正整数，各第一PMOS管的源极接电源VDDIO，漏极接第一比较器的反相输入端，栅极接第一比较器的输出端；第一比较器的同相输入端接参考信号VREF；各第一PMOS管的漏极通过电阻接地VSSIO；各第二PMOS管的源极接电源VDDIO，漏极接第二比较器的反相输入端，栅极接第一比较器的输出端；第二比较器的同相输入端接参考信号VREF；各NMOS管的漏极连接第二比较器的反相输入端，源极接地VSSIO，栅极接第二比较器的输出端。本实用新型实现单个cmos管宽度尺寸要足够大的同时，阻抗训练步长足够小。
比较器漏极反相输入端输出端本实用新型同相输入端多模式源极电路电源电阻接地源极接地正整数阻抗

[实用新型]一种LVDS接口电路-CN201821917842.3有效
发明人：孔亮;刘亚东;庄志青 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2018-11-21 - 公布日： 2019-07-05 - 主分类号： H03K19/0185 文献下载
摘要：本实用新型公开了一种LVDS接口电路，包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管和第二PMOS管各自的源极接电源VDDIO；所述第一PMOS管和第二PMOS管各自的栅极通过开关接收控制信号BiasP；所述第一PMOS管和第二PMOS管各自的栅极通过开关连接电源VDDIO；所述第一NMOS管和第二NMOS管各自的源极接地VSSIO；所述第一NMOS管和第二NMOS管各自的栅极通过开关接收控制信号BiasN；所述第一NMOS管和第二NMOS管各自的栅极通过开关连接地VSSIO。本实用新型实现了PADP/PADN上升下降沿上50欧姆阻抗，与传输线阻抗匹配，减小反射。
接收控制信号本实用新型开关连接电源传输线开关连接源极接地阻抗匹配下降沿减小源极阻抗反射电源

[实用新型]一种基于ONFI的DLL单元电路-CN201822277693.5有效
发明人：刘亚东 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2018-12-29 - 公布日： 2019-07-05 - 主分类号： H03L7/081 文献下载
摘要：本实用新型公开了一种基于ONFI的DLL单元电路，包括第一与非门、第二与非门、第三与非门、第四与非门、第五与非门、第六与非门、反相器和延迟单元DEL，所述第一与非门的A端接第一控制端，B端接第一延迟回路端，输出端接第二延迟回路端；所述第二与非门的A端接第一延迟回路端，B端接第二控制端，输出端接所述第三与非门的B端；所述第三与非门的输出端接第四延迟回路端，A端接所述第六与非门的输出端；所述第六与非门的A端接所述第四与非门的输出端，B端接所述第五与非门的输出端。本实用新型能应用于不同模式和不同传输频率，使一个ONFI控制器可以兼容多种ONFI模式和多种频率。
与非门输出端延迟回路本实用新型单元电路控制端传输频率延迟单元控制器反相器兼容应用

[实用新型]一种多模式的ONFI接口发送电路-CN201821919548.6有效
发明人：孔亮;刘亚东;庄志青 -专利权人： 灿芯半导体（上海）有限公司
申请日： 2018-11-21 - 公布日： 2019-07-05 - 主分类号： G11C5/14 文献下载
摘要：本实用新型公开了一种多模式的ONFI接口发送电路，包括上拉单元和下拉单元，其中，所述上拉单元包括3.3V的PMOS管和3.3V的第一NMOS管，所述PMOS管的源极和所述第一NMOS管的漏极接电源VDDIO；所述PMOS管的漏极和所述第一NMOS管的源极相接，作为输出端；所述PMOS管的栅极接收0V或3.3V的控制信号A，所述第一NMOS管的栅极接收3.3V或0V的控制信号B；所述下拉单元包括3.3V的第二NMOS管，该第二NMOS管的栅极接收3.3V或0V的控制信号C，分别控制第二NMOS管打开或关闭来发送低电平或高电平。从而解决了三种电压模式的兼容问题。
控制信号栅极接收发送电路上拉单元下拉单元多模式漏极源极本实用新型兼容问题三种电压低电平高电平输出端电源发送

1
2
3
4
5
6
7
下一页»
尾页
共 92 条