“涂瑞能”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果3个，建议您升级VIP下载更多相关专利

[发明专利]半导体的堆栈门及其制造方法-CN200410042688.6有效
发明人：姚俊敏;施学浩;陈光钊;涂瑞能 -专利权人：旺宏电子股份有限公司
申请日： 2004-05-31 - 公布日： 2005-12-07 - 主分类号： H01L21/28 文献下载
摘要：一种半导体的堆栈门及其制造方法，此方法先在基底上依序形成一门介电层、一多晶硅层与一硅化金属层，之后，再将其图案化，以形成一堆栈结构。随后，进行一氧化程序，以在堆栈结构的表面上依序形成一阻障层与一氧化硅层。之后，在基底上形成一间隙壁材料层，然后，回蚀刻间隙壁材料层、氧化硅层与阻障层，以裸露硅化金属层的表面，留下堆栈门的侧壁的阻障层与氧化硅层并形成一间隙壁。由于本发明在堆栈结构与间隙壁中多形成了一层阻障层，所以在进行氧化程序以形成氧化硅层时，氧气不易渗入多晶硅层与硅化金属层之间，因此，本发明可以解决公知多晶硅化金属产生孔洞、剥离的缺点。
半导体堆栈及其制造方法

[发明专利]存储器的制造方法-CN02159569.0有效
发明人：林经祥;涂瑞能 -专利权人：旺宏电子股份有限公司
申请日： 2002-12-25 - 公布日： 2004-07-07 - 主分类号： H01L21/8239 文献下载
摘要：一种存储器的制造方法，此方法提供一基底，且于此基底上形成有栅氧化层与字符线，接着，以不使用等离子源的化学气相沉积法，在基底上形成衬氧化层以覆盖基底与字符线，然后，再于衬氧化层上形成介电层，其中衬氧化层与介电层是于同一个反应室中连续形成。
存储器制造方法

[发明专利]形成多层低介电常数双镶嵌连线的制程-CN02146354.9无效
发明人： 涂瑞能 -专利权人：旺宏电子股份有限公司
申请日： 2002-10-24 - 公布日： 2004-04-28 - 主分类号： H01L21/768 文献下载
摘要：一种形成多层低介电常数双镶嵌连线的制程，包括沉积具有第一低介电常数的第一介电层于基底上，蚀刻第一介电层，以形成许多双镶嵌通孔穿过第一介电层到达基底，于每个双镶嵌通孔内形成被阻隔层包覆的铜导体塞，回蚀刻第一介电层，以形成许多沟渠介于许多双镶嵌通孔之间，以及旋涂具有小于第一低介电常数的第二低介电常数的第二介电层于许多沟渠内。
形成多层介电常数镶嵌连线

1
共 3 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top