“斯里尼瓦斯·文卡塔·维拉姆雷迪”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]基于数字偏移频率产生器的射频发射器-CN202211109635.6在审
发明人：德巴普里亚·萨胡;斯里尼瓦斯·文卡塔·维拉姆雷迪;拉古·加内桑 -专利权人：德州仪器公司
申请日： 2018-12-26 - 公布日： 2022-12-13 - 主分类号： H04B1/04 文献下载
摘要：本申请涉及基于数字偏移频率产生器的射频发射器。一种装置(100)包含：频率倍增器电路(110)，其用以接收基频信号，使所述基频信号倍增，且输出所述基频信号的倍频，而且包含：偏移频率产生器(120)，其包含至少一个逻辑门(125)，用以接收所述基频信号的所述倍频且从所述至少一个逻辑门输出偏移频率信号。混频电路(130)接收所述偏移频率信号及数字数据信号，将所述数字数据信号转换成所述数字数据信号的模拟表示，且将所述偏移频率信号与所述数字数据信号的所述模拟表示混频以产生混频信号。所述装置(100)还进一步包含功率放大器(136)，所述功率放大器用以放大所述混频信号且输出所述经放大混频信号作为所述装置(100)的输出频率信号。
基于数字偏移频率产生器射频发射器

[发明专利]基于数字偏移频率产生器的射频发射器-CN201811599375.9有效
发明人：德巴普里亚·萨胡;斯里尼瓦斯·文卡塔·维拉姆雷迪;拉古·加内桑 -专利权人：德州仪器公司
申请日： 2018-12-26 - 公布日： 2022-09-30 - 主分类号： H04B1/04 文献下载
摘要：一种装置(100)包含：频率倍增器电路(110)，其用以接收基频信号，使所述基频信号倍增，且输出所述基频信号的倍频，而且包含：偏移频率产生器(120)，其包含至少一个逻辑门(125)，用以接收所述基频信号的所述倍频且从所述至少一个逻辑门输出偏移频率信号。混频电路(130)接收所述偏移频率信号及数字数据信号，将所述数字数据信号转换成所述数字数据信号的模拟表示，且将所述偏移频率信号与所述数字数据信号的所述模拟表示混频以产生混频信号。所述装置(100)还进一步包含功率放大器(136)，所述功率放大器用以放大所述混频信号且输出所述经放大混频信号作为所述装置(100)的输出频率信号。
基于数字偏移频率产生器射频发射器

[发明专利]电力转换器及其补偿电路-CN202110556595.9在审
发明人： 斯里尼瓦斯·文卡塔·维拉姆雷迪;素提希尔·波拉鲁图 -专利权人：德州仪器公司
申请日： 2014-10-31 - 公布日： 2021-08-24 - 主分类号： H02M3/158 文献下载
摘要：本申请案实施例涉及电力转换器及其补偿电路。在一实施例中，一电路包含直流DC‑DC降压‑升压转换器及控制器。所述控制器包含经配置以接收响应于所述降压‑升压转换器的输出信号的反馈信号的误差放大器。所述误差放大器经配置以将所述反馈信号与参考信号进行比较以产生误差信号。所述控制器包含调制器电路，其经配置以接收所述误差信号并将所述误差信号与周期性斜波信号比较以产生经调制信号。所述控制器进一步包含用以响应于所述经调制信号而产生切换信号的数字逻辑块，所述切换信号被馈送到所述降压‑升压转换器以控制其输出信号。所述控制器包含耦合到所述误差放大器的输出以配置主导极点以便补偿所述降压‑升压转换器的电容乘法器电路。
电力转换器及其补偿电路

[发明专利]磁滞模式DC到DC转换器中的音调管理的系统和方法-CN201310463975.3有效
发明人：哈里克里希纳·帕塔萨拉蒂;斯里尼瓦斯·文卡塔·维拉姆雷迪;素提希尔·波拉鲁图;巴赫尔·S·哈龙 -专利权人：德州仪器公司
申请日： 2013-10-08 - 公布日： 2019-08-09 - 主分类号： H02M3/10 文献下载
摘要：如本文中所揭示，两个磁滞电平(高电平、低电平)可用以设定DC‑DC转换器的输出电压的周期(及切换频率)以及所述转换器的输出脉动。这两个阈值可使用一组开关来改变。通过控制所述开关的接通时间的顺序和持续时间，输出中的频谱杂波可受到控制，且所关注的振幅和频带可减小。额外杂波减少可通过使所述开关的控制随机化而成为可能的。
模式 dc 转换器中的音调管理系统方法

[发明专利]用于DC-DC转换器的功率级-CN201780030175.9在审
发明人： 斯里尼瓦斯·文卡塔·维拉姆雷迪;马鲁盖什·普拉桑斯·苏布拉马尼亚姆 -专利权人：德州仪器公司
申请日： 2017-05-22 - 公布日： 2019-01-04 - 主分类号： H02M3/158 文献下载
摘要：在所描述实例中，用于DC‑DC电压转换器(200)的功率级包含电压输入、高侧n沟道晶体管(210)、高侧p沟道晶体管(215)，及低侧n沟道晶体管(220)。所述电压输入可耦合到电源电压(205)。所述高侧n沟道晶体管(210)的漏极端子耦合到所述电压输入，并且所述高侧n沟道晶体管(210)的源极端子耦合到第一节点，所述第一节点可耦合到所述DC‑DC转换器(200)的输出级。所述高侧p沟道晶体管(215)的源极端子耦合到所述电压输入，并且所述高侧p沟道晶体管(215)的漏极端子耦合到所述第一节点。所述低侧n沟道晶体管(220)的漏极端子耦合到所述第一节点，并且所述低侧n沟道晶体管(220)的源极端子耦合到接地。
耦合到高侧电压输入漏极端子源极端子低侧功率级电源电压接地输出级