“意法半导体应用有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果42个，建议您升级VIP下载更多相关专利

[发明专利]处理系统、相关集成电路以及设备和方法-CN202310334747.X在审
发明人： R·科隆波;V·M·夏尔马 -专利权人： 意法半导体应用有限公司;意法半导体国际有限公司
申请日： 2023-03-31 - 公布日： 2023-10-17 - 主分类号： G06F11/14 文献下载
摘要：本公开涉及处理系统、相关集成电路以及设备和方法。在一个示例中，处理系统包括：复位电路，被配置为接收复位请求信号和一个或多个额外复位请求信号，其中所述一个或多个额外复位请求信号由处理系统的端子、处理核心和/或一个或多个额外电路提供，并且通过将所述复位请求信号和所述一个或多个额外复位请求信号组合来生成组合复位请求信号；以及硬件测试电路，针对所述一个或多个额外复位请求信号中的每一个包括：相应的第一组合电路，被配置为选择性地确立相应的所述额外复位请求信号；第二组合逻辑电路，被配置为选择性地屏蔽所述组合复位请求信号；以及控制电路，被配置为在诊断阶段期间重复操作。
处理系统相关集成电路以及设备方法

[发明专利]处理系统、相关集成电路、设备和方法-CN202310337986.0在审
发明人： R·科隆波;V·M·夏尔马;S·阿加瓦尔 -专利权人： 意法半导体应用有限公司;意法半导体国际有限公司
申请日： 2023-03-31 - 公布日： 2023-10-17 - 主分类号： G06F11/22 文献下载
摘要：本公开涉及处理系统、相关集成电路、设备和方法。在一个实施例中，处理系统包括测试电路，该测试电路被配置为将地址值，地址上限和地址下限设置为给定的参考位序列，验证上限比较信号是否具有相应的第三逻辑电平和/或下限比较信号是否具有相应的第三逻辑电平，响应于确定上限比较信号不具有相应的第三逻辑电平或下限比较信号不具有相应的第三逻辑电平而确立错误信号，对N位中的每一位重复特定操作。
处理系统相关集成电路设备方法

[发明专利]处理系统、相关集成电路、设备和方法-CN202310260392.4在审
发明人： F·伦尼格;J·巴特尔;L·贝兰;M·唐蒂尼;V·德沃拉克;V·波利希;M·桑扎;C·特雷卡里基;A·富里奥 -专利权人：意法设计与应用股份有限公司;意法半导体股份有限公司;意法半导体应用有限公司
申请日： 2023-03-17 - 公布日： 2023-09-19 - 主分类号： G06F13/42 文献下载
摘要：本公开涉及处理系统、相关集成电路、设备和方法。在一个实施例中，处理系统包括子电路，该子电路包括三态驱动器电路，其中该三态驱动器电路具有组合逻辑电路，该组合逻辑电路被配置为监测第一信号和第二信号的逻辑电平，并且根据第一信号和第二信号的逻辑电平选择性地激活以下开关状态之一：在第一开关状态中，通过闭合第一电子开关将传输端子连接到正电源端子，在第二开关状态中，通过闭合第二电子开关将传输端子连接到负电源端子，并且在第三开关状态中，通过断开第一电子开关和第二电子开关将传输端子置于高阻抗状态。
处理系统相关集成电路设备方法

[发明专利]电路、对应系统、车辆和操作方法-CN202110615817.X有效
发明人： A·奥奇平蒂;C·鲁塞尔;F·布克哈特;I·特斯托尼 -专利权人：意法半导体股份有限公司;意法半导体应用有限公司;意法半导体 (ALPS) 有限公司
申请日： 2021-06-02 - 公布日： 2023-08-18 - 主分类号： G05F1/56 文献下载
摘要：本公开涉及电路、相应系统、车辆和操作方法。例如，一种实施例驱动器电路包括：电源引脚，被配置为接收电源电压；以及控制引脚集合，被配置为提供控制信号集合，用于控制H桥电路的开关集合的开关，H桥电路包括一对高侧开关和一对低侧开关。驱动器电路包括：控制电路装置，耦合至控制引脚并被配置为生成控制信号；以及感测电路装置，耦合至电源引脚并被配置为生成指示电源电压超过阈值的检测信号。控制电路装置对检测信号敏感，并且被配置为生成控制信号以激活一对高侧开关和一对低侧开关中的一对并且解除激活一对高侧开关和一对低侧开关中的另一对。
电路对应系统车辆操作方法

[发明专利]操作通信总线的方法、对应系统、设备以及车辆-CN202110536304.X有效
发明人： F·伦尼格;V·德沃拉克;L·贝兰 -专利权人：意法设计与应用股份有限公司;意法半导体应用有限公司
申请日： 2021-05-17 - 公布日： 2023-06-23 - 主分类号： H04L12/40 文献下载
摘要：本公开的实施例涉及操作通信总线的方法、对应系统、设备以及车辆。一种操作CAN总线的实施例方法，包括经由相应CAN收发器电路将第一设备和第二设备耦合到CAN总线，以及配置相应CAN收发器电路以在由相应第一设备或第二设备经由CAN总线传输消息期间将CAN总线设置为隐性电平。
操作通信总线方法对应系统设备以及车辆

[发明专利]处理系统、相关集成电路、设备和方法-CN202211534369.1在审
发明人： A·R·扎尔加;N·B·格罗西尔;C·贾因;R·科隆波 -专利权人：意法半导体股份有限公司;意法半导体应用有限公司;意法半导体国际有限公司
申请日： 2022-11-29 - 公布日： 2023-06-02 - 主分类号： G06F13/40 文献下载
摘要：本公开的实施例涉及处理系统、相关集成电路、设备和方法。在一实施例中，处理系统包括：多个存储元件，每个存储元件包括锁存器或触发器且被配置为接收包括数据位的写入请求并将所接收的数据位存储到锁存器或触发器；非易失性存储器，其被配置为存储多个存储元件的数据位；硬件配置电路，其被配置为从非易失性存储器读取数据位并生成写入请求以便将数据位存储到存储元件；以及硬件电路，其被配置为依据存储到多个存储元件的第一存储元件的锁存器或触发器的逻辑电平而改变操作。其中，第一存储元件包括另一锁存器或另一触发器，并且被配置为响应于写请求将所接收的数据位的反相版本存储到另一锁存器或另一触发器。
处理系统相关集成电路设备方法

[发明专利]针对多个开发端口的中央控制器-CN202211338499.8在审
发明人： A·K·戈亚尔;T·舒曼特 -专利权人： 意法半导体应用有限公司;意法半导体国际有限公司
申请日： 2022-10-28 - 公布日： 2023-05-05 - 主分类号： G06F21/45 文献下载
摘要：本公开的各实施例总体上涉及针对多个开发端口的中央控制器。一种片上系统，包括针对被配置为接收第一开发工具的第一开发端口的第一端口控制器以及针对被配置为接收第二开发工具的第二开发端口的第二端口控制器。片上系统还包括与第一端口控制器通信的中央控制器、第二端口控制器和安全子系统。中央控制器被配置为管理安全子系统和第一开发工具之间的身份验证交换以及安全子系统和第二开发工具之间的身份验证交换。
针对开发端口中央控制器

[发明专利]用于准备跟踪数据的系统和方法-CN202211347879.8在审
发明人： A·K·戈亚尔;T·舒曼特;M·马莱蒂;A·道里奥 -专利权人：意法半导体股份有限公司;意法半导体应用有限公司;意法半导体国际有限公司
申请日： 2022-10-31 - 公布日： 2023-05-05 - 主分类号： G06F15/78 文献下载
摘要：本公开的实施例涉及用于准备跟踪数据的系统和方法。跟踪数据准备电路包括：过滤电路，用于接收被跟踪存储器写入数据，以及先进先出缓冲器，与过滤电路耦接以接收由过滤电路过滤的被选择的存储器写入数据。该跟踪数据准备电路还包括数据压缩电路，该数据压缩电路用于向将被选择的存储写入数据进行归组的封装电路提供封装数据。
用于准备跟踪数据系统方法

[发明专利]处理系统、相关集成电路、设备和方法-CN202210988272.1在审
发明人： V·德沃拉克;F·伦尼格 -专利权人：意法设计与应用股份有限公司;意法半导体应用有限公司
申请日： 2022-08-17 - 公布日： 2023-04-07 - 主分类号： G05B19/042 文献下载
摘要：本公开的实施例涉及处理系统、相关集成电路、设备和方法。在一个实施例中，一种用于操作处理系统的方法包括在CAN FD光数据传输阶段期间由微处理器对该处理系统的串行外围接口(SPI)通信接口的控制寄存器进行编程，以便激活主模式；由所述微处理器在所述CAN FD光数据传输阶段期间生成一个传输CAN FD光帧；由所述微处理器在所述CAN FD光数据传输阶段期间将所述传输CAN FD光帧存储到存储器；以及在所述CAN FD光数据传输阶段期间由所述微处理器激活第一DMA通道，使得所述第一DMA通道将所述传输CAN FD光帧从所述存储器顺序地传输到所述SPI通信接口中的传输移位寄存器。
处理系统相关集成电路设备方法

[发明专利]处理系统、相关集成电路、设备和方法-CN202211003589.1在审
发明人： F·伦尼格;V·德沃拉克 -专利权人：意法设计与应用股份有限公司;意法半导体应用有限公司
申请日： 2022-08-19 - 公布日： 2023-04-04 - 主分类号： G06F13/40 文献下载
摘要：本发明的实施例涉及处理系统、相关集成电路、设备和方法。一种处理系统，包括被配置成提供传输信号的传输端子、被配置成接收接收信号的接收端子、经由软件指令而可编程的微处理器、被配置成连接到存储器的存储器控制器、串行通信接口和通信系统。具体地，串行通信接口支持CAN FD Light操作模式和UART操作模式。为此，串行通信接口包括控制寄存器、时钟管理电路、传输移位寄存器、传输控制电路、接收移位寄存器和接收控制电路。对应地，微处理器可以经由相同的串行通信接口发送和/或接收CAN FD Light或UART帧。
处理系统相关集成电路设备方法

[发明专利]处理系统、相关集成电路、设备以及方法-CN202210817959.9在审
发明人： V·M·夏尔马;R·科隆波 -专利权人： 意法半导体应用有限公司;意法半导体国际有限公司
申请日： 2022-07-12 - 公布日： 2023-01-17 - 主分类号： G06F11/10 文献下载
摘要：本公开的实施例涉及处理系统、相关集成电路、设备以及方法。该处理系统包括：微处理器，发送读取请求或发送包括第二数据的写入请求；存储器控制器，从存储器读取第三数据；安全监控电路，包括接收数据位和相应的纠错码ECC位的错误检测电路；资源和通信系统。安全监控电路计算另外的ECC位并比较计算出的ECC位与接收到的ECC位而生成错误信号。故障收集和错误管理电路接收来自安全监控电路的错误信号。安全监控电路包括：测试电路，向错误检测电路提供经修改的数据位和/或经修改的ECC位，错误检测电路根据连接性测试控制信号使错误信号生效；连接性测试控制电路，包括经由微处理器可编程的控制寄存器，根据控制寄存器的内容来生成连接性测试控制信号。
处理系统相关集成电路设备以及方法

[发明专利]微控制器和对应的操作方法-CN202210665158.5在审
发明人： G·卡瓦拉罗;F·伦尼格 -专利权人：意法半导体股份有限公司;意法半导体应用有限公司
申请日： 2022-06-13 - 公布日： 2022-12-16 - 主分类号： G06F13/42 文献下载
摘要：本公开的各实施例涉及微控制器和对应的操作方法。在实施例中，一种微控制器包括处理单元和解串‑串行外围接口(DSPI)模块，其中解串‑串行外围接口模块能够被耦合至通信总线，通信总线被配置为根据所选择的通信协议操作，其中处理单元被配置为读取旨在包括在根据所选择的通信协议编码的传出帧中的用户数据，根据用户数据计算旨在包括在传出帧中的循环冗余检验(CRC)值，通过将用户数据和所计算的CRC值包括到传出帧中来构成传出帧，根据传出帧产生根据所选择的通信协议编码的DSPI帧，并且利用DSPI帧对解串‑串行外围接口模块的数据寄存器进行编程，并且其中解串‑串行外围接口模块被配置为经由通信总线传输DSPI帧。
控制器对应操作方法

[发明专利]用于检查来自通信总线的帧的设备和方法-CN202110241466.0有效
发明人： F·伦尼格 -专利权人： 意法半导体应用有限公司
申请日： 2021-03-04 - 公布日： 2022-12-16 - 主分类号： H04L12/40 文献下载
摘要：本公开的实施例涉及用于检查来自通信总线的帧的设备和方法。根据实施例，一种方法包括：确定从通信总线接收的帧是否根据特定通信协议被编码并且被寻址到特定电子设备；当帧基于所述确定根据所述特定通信协议被编码并且被寻址到特定电子设备时，增加帧计数值，其中增加帧计数值包括增加具有第一比特深度的模运算计数器电路的计数，并且帧计数值被约束到模运算计数器电路的模值；基于将帧计数值与阈值进行比较来设置帧计数状态比特，并且在通信总线之上传输包括帧计数器状态比特的帧，并且在监测时间间隔结束时重置帧计数值。
用于检查来自通信总线设备方法

[发明专利]处理系统、相关的集成电路、设备和方法-CN202210583662.0在审
发明人： R·南德林格;R·科隆波 -专利权人： 意法半导体应用有限公司
申请日： 2022-05-25 - 公布日： 2022-11-29 - 主分类号： G06F13/28 文献下载
摘要：在一个实施例中，处理系统包括经由软件指令可编程的微处理器、被配置为耦合到存储器的存储器控制器、将微处理器耦合到存储器控制器的通信系统、密码协处理器和第一通信接口。该处理系统还包括第一和第二可配置DMA通道。在第一配置中，第一DMA通道被配置为将数据从存储器传输到密码协处理器，并且第二DMA通道被配置为经由两个循环将经加密的数据从密码协处理器传输到第一通信接口。在第二配置中，第二DMA通道被配置为经由两个循环将接收到的数据从第一通信接口传输到密码协处理器，并且第一DMA通道被配置为将经解密的数据从密码协处理器传输到密码协处理器。
处理系统相关集成电路设备方法

[发明专利]处理系统、相关集成电路、设备及方法-CN202210481246.X在审
发明人： B·维托雷利;S·巴特拉;V·K·索德;D·巴兰瓦尔 -专利权人： 意法半导体应用有限公司;意法半导体国际有限公司
申请日： 2022-05-05 - 公布日： 2022-11-08 - 主分类号： G06F13/28 文献下载
摘要：一种通信系统将多个处理核心耦合在一起，每个处理核心具有存储虚拟机ID的关联寄存器，该虚拟机ID被插入到由相应处理核心发送的请求中。主电路关联了主接口电路，其中该主接口电路关联了用于存储第二虚拟机ID的寄存器，该第二虚拟机ID被插入到由主电路发送的请求中。从电路关联了从接口电路，该从接口电路被配置为选择性地转发寻址到地址子范围的读取或写入请求。从接口电路关联了存储与地址子范围相关联的第三虚拟机ID的第三寄存器，并且被配置为接收寻址到地址子范围的请求，从请求中提取虚拟机ID，确定所提取的虚拟机ID是否对应于第三虚拟机ID，然后转发或拒绝该请求。
处理系统相关集成电路设备方法

1
2
3
下一页»
尾页
共 42 条