“帝泰什·拉克西特”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN201711077862.4有效
发明人：王维一;博尔纳·J·奥布拉多维奇;马克·S·罗德尔;帝泰什·拉克西特;克里斯·鲍温 -专利权人：三星电子株式会社
申请日： 2017-11-06 - 公布日： 2023-05-23 - 主分类号： H01L21/768 文献下载
摘要：提供了一种半导体器件及其制造方法，所述半导体器件包括：一系列金属布线层以及位于金属布线层中的上金属布线层上的互补成对的平面场效应晶体管(FET)。上金属布线层为M3或比M3更高的层。每个FET包括结晶材料的沟道区。结晶材料可以包括多晶硅。上金属布线层M3或比M3更高的层可以包括钴。
半导体器件及其制造方法

[发明专利]高密度神经形态计算元件-CN201711375603.X有效
发明人：博尔纳·J·奥布拉多维奇;帝泰什·拉克西特;马克·S·罗德尔 -专利权人：三星电子株式会社
申请日： 2017-12-19 - 公布日： 2023-04-18 - 主分类号： H10B41/20 文献下载
摘要：提供一种高密度神经形态计算元件。提供一种用于输入信号的线性组合的模拟计算的用于例如在人工神经元中使用的神经形态装置。神经形态装置提供权重的非易失性编程以及快速评价和编程，并适于作为多个神经形态装置的部分以高密度制造。神经形态装置被实现为具有公共控制栅极接触件(contact)和独立接触的源极‑漏极(SD)区域的闪存类单元的垂直堆叠。单元的垂直堆叠使布局资源能够有效使用。
高密度神经形态计算元件

[发明专利]包括InGaAs沟道的FET装置及制造该FET装置的方法-CN202210867089.6在审
发明人：博尔纳·J·奥布拉多维奇;帝泰什·拉克西特;马克·S·罗德尔 -专利权人：三星电子株式会社
申请日： 2017-03-21 - 公布日： 2022-10-21 - 主分类号： H01L21/336 文献下载
摘要：提供了包括InGaAs沟道的FET装置及制造该FET装置的方法。一种制造包括RVT装置、LVT装置和SLVT装置的FET装置的方法包括：确定用于所述RVT装置的InxGa1‑xAs中的x值，其中，x在0.0和1.0之间；确定用于所述LVT装置的InyGa1‑yAs中的y值，其中，y在0.0和1.0之间；确定用于所述SLVT装置的InzGa1‑zAs中的z值，其中，z在0.0和1.0之间；以及形成用于所述RVT装置的包括InxGa1‑xAs的第一沟道、用于所述LVT装置的包括InyGa1‑yAs的第二沟道以及用于所述SLVT装置的包括InzGa1‑zAs的第三沟道。
包括 ingaas 沟道 fet 装置制造方法

[发明专利]包括InGaAs沟道的FET装置及制造该FET装置的方法-CN201710168778.7有效
发明人：博尔纳·J·奥布拉多维奇;帝泰什·拉克西特;马克·S·罗德尔 -专利权人：三星电子株式会社
申请日： 2017-03-21 - 公布日： 2022-07-26 - 主分类号： H01L21/336 文献下载
摘要：提供了包括InGaAs沟道的FET装置及其制造方法。根据本发明构思的实施例，制造具有设定的BTBT泄漏电流和最大VDD的FET装置的方法包括：根据BTBT泄漏电流和最大VDD确定InxGa1‑xAs中的x值；利用InxGa1‑xAs形成沟道，其中，x不为0.53。
包括 ingaas 沟道 fet 装置制造方法

[发明专利]非易失性数据保持电路和数据保持系统-CN201710009077.9有效
发明人： 帝泰什·拉克西特;博尔纳·J·奥布拉多维奇 -专利权人：三星电子株式会社
申请日： 2017-01-06 - 公布日： 2022-07-12 - 主分类号： G11C11/16 文献下载
摘要：提供了一种非易失性数据保持电路和数据保持系统，所述非易失性数据保持电路被构造为存储外部锁存器的互补的易失性电荷状态，非易失性数据保持电路包括：耦合的巨自旋霍尔锁存器，被构造为响应于从外部锁存器接收电荷电流产生并存储与外部锁存器的互补的易失性电荷状态对应的非易失性自旋状态，并且被构造为响应于施加读取电压产生与互补的非易失性自旋状态对应的差分电荷电流信号；写入开关，结合到耦合的巨自旋霍尔锁存器，并且被构造为响应于睡眠信号选择性地使电荷电流能够从外部锁存器流动至耦合的巨自旋霍尔锁存器；读取开关，结合至耦合的巨自旋霍尔锁存器，并且选择性地使读取电压能够施加至耦合的巨自旋霍尔锁存器。
非易失性数据保持电路系统