“尔必达存储器股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果97个，建议您升级VIP下载更多相关专利

[发明专利]存储器模块-CN201510066258.6在审
发明人：三浦誓士;薮彰;原口嘉典 -专利权人：株式会社日立制作所;尔必达存储器股份有限公司
申请日： 2007-05-16 - 公布日： 2015-05-13 - 主分类号： G06F12/06 文献下载
摘要：本发明提供一种存储器模块，其目的在于提供一种高速且低成本、能够确保存储器容量的扩充性的便于使用的信息系统装置。构成包含信息处理装置、易失性存储器、非易失性存储器的信息处理系统。使信息处理装置、易失性存储器、非易失性存储器串联连接，减少连接信号数，由此既保证存储器容量的扩张性又谋求高速化。把非易失性存储器的数据向易失性存储器传送时，进行纠错，谋求可靠性的提高。把由多个芯片构成的信息处理系统作为各芯片相互层叠配置，通过球网格阵列(BGA)和芯片间的焊接来进行布线，由此构成信息处理系统和模块。
存储器模块

[发明专利]可变电阻元件以及非易失性半导体存储装置-CN201310093687.3无效
发明人：玉井幸夫;中野贵司;粟屋信义;相泽一雄;浅野勇;日向野直也;川越刚 -专利权人：夏普株式会社;尔必达存储器股份有限公司
申请日： 2013-03-22 - 公布日： 2013-09-25 - 主分类号： H01L45/00 文献下载
摘要：本发明涉及可变电阻元件以及非易失性半导体存储装置。本发明实现一种动作裕度宽的高集成存储器。在第一电极（14）和第二电极（12）之间夹持包含金属氧化物的可变电阻体（13）而构成的可变电阻元件（1）中，在这样的金属氧化物中具有流过两电极（12、14）间的电流的电流密度局部高的电流路径，在两电极（12、14）中至少电阻率更高的一个特定电极的电阻率为100μΩcm以上的情况下，将这样的特定电极与可变电阻体（13）接触的接触区域的短边方向或短轴方向的尺寸（R）相对于特定电极的膜厚（d）设定为1.4倍以上。由此，降低起因于电极的加工偏差而在电极部分产生的寄生电阻的偏差，抑制起因于寄生电阻的偏差而产生的可变电阻元件的电阻变化特性的偏差。
可变电阻元件以及非易失性半导体存储装置

[发明专利]可变阻抗元件以及非易失性半导体存储装置-CN201310033287.3无效
发明人：中野贵司;玉井幸夫;浅野勇;相泽一雄 -专利权人：夏普株式会社;尔必达存储器股份有限公司
申请日： 2013-01-29 - 公布日： 2013-07-31 - 主分类号： H01L45/00 文献下载
摘要：本发明实现了一种能以低电流成型，并能以低电压、低电流进行稳定的切换工作的可变阻抗元件以及一种通过具备该可变阻抗元件实现了低功耗且大容量的非易失性半导体存储装置。一种在第一电极（14）和第二电极（12）之间夹持可变阻抗体（13）而形成的可变阻抗元件（1），可变阻抗体（13）包含阻抗变化层（15）和高氧层（16）的至少2层的金属氧化物或金属氮氧化物。高氧层（16）插入在比第二电极功函数小的第一电极（14）与阻抗变化层（15）之间，以相对于对该金属元素的氧组成比的化学计量组成的比率比相对于对构成阻抗变化层（15）的金属氧化物的金属元素的氧组成比的化学计量组成的比率变大的方式，来调整金属氧化物的氧浓度。
可变阻抗元件以及非易失性半导体存储装置

[发明专利]半导体存储装置及半导体装置-CN201210375954.1有效
发明人：名仓满;粟屋信义;石原数也;世古明义 -专利权人：夏普株式会社;尔必达存储器股份有限公司
申请日： 2012-10-08 - 公布日： 2013-04-10 - 主分类号： G11C16/06 文献下载
摘要：本发明提供一种半导体存储装置，能够使向可变电阻元件的电压施加极性不同的2种写入工作后的各验证工作分别低功耗且高速地执行。写入电路（22）构成为能分别执行设定工作和重置工作，设定工作通过从存储器单元的一端侧经由可变电阻元件向另一端侧流过电流，从而使可变电阻元件的电阻低电阻化，重置工作通过从存储器单元的另一端侧经由可变电阻元件向一端侧流过电流，从而使可变电阻元件的电阻高电阻化，读出电路（21）构成为能够分别执行第1读出工作和第2读出工作，第1读出工作通过从存储器单元的一端侧经由可变电阻元件向另一端侧流过电流，从而读出可变电阻元件的电阻状态，第2读出工作通过从存储器单元的另一端侧经由可变电阻元件向一端侧流过电流，从而读出可变电阻元件的电阻状态。
半导体存储装置

[发明专利]安装方法-CN201210001133.1无效
发明人：中居诚也;樱田伸一 -专利权人：阿德威尔斯股份有限公司;尔必达存储器股份有限公司
申请日： 2009-06-02 - 公布日： 2012-06-27 - 主分类号： H01L21/67 文献下载
摘要：本发明提供一种安装方法，将被安装物安装到基板上，其包括：将所述基板载置到工作台上的工序；将所述基板上的应该安装所述被安装物的区域选择性地加热到比其周边部分高的温度，同时将所述被安装物安装到所述基板上的工序。
安装方法

[发明专利]安装装置-CN200980109142.9无效
发明人：中居诚也;樱田伸一 -专利权人：阿德威尔斯股份有限公司;尔必达存储器股份有限公司
申请日： 2009-06-02 - 公布日： 2011-02-09 - 主分类号： H01L21/60 文献下载
摘要：本发明提供一种安装装置，该装置能够效率良好且高精度地将芯片等部件安装到基板上。在具有开口部(K5)的旋转工作台(22)的上表面载置晶片，在开口部(K5)中升降支承部以及保持芯片的头部，将晶片与芯片抵接并在局部夹持二者，并通过加热使其接合。然后，退避支承部和头部，并在晶片和旋转工作台(22)之间插入在保持工作台上具备的升降臂，从而使晶片上升，并且旋转移动旋转工作台(22)而使开口部(K5)相对于晶片移动。然后，再次将晶片载置在旋转工作台(22)的上表面，来进行接合动作。
安装装置

[发明专利]存储器模块-CN201010158285.3有效
发明人：三浦誓士;薮彰;原口嘉典 -专利权人：株式会社日立制作所;尔必达存储器股份有限公司
申请日： 2007-05-16 - 公布日： 2010-09-22 - 主分类号： G06F12/06 文献下载
摘要：本发明提供一种存储器模块，其目的在于提供一种高速且低成本、能够确保存储器容量的扩充性的便于使用的信息系统装置。构成包含信息处理装置、易失性存储器、非易失性存储器的信息处理系统。使信息处理装置、易失性存储器、非易失性存储器串联连接，减少连接信号数，由此既保证存储器容量的扩张性又谋求高速化。把非易失性存储器的数据向易失性存储器传送时，进行纠错，谋求可靠性的提高。把由多个芯片构成的信息处理系统作为各芯片相互层叠配置，通过球网格阵列(BGA)和芯片间的焊接来进行布线，由此构成信息处理系统和模块。
存储器模块

[发明专利]半导体存储器件及其读出放大器电路-CN200910251217.9无效
发明人：秋山悟;关口知纪;竹村理一郎;中谷浩晃;宫武伸一;渡边由布子 -专利权人：株式会社日立制作所;尔必达存储器股份有限公司
申请日： 2008-01-09 - 公布日： 2010-06-16 - 主分类号： G11C11/4063 文献下载
摘要：本发明提供兼顾了高集成、低功耗·高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。
半导体存储器件及其读出放大器电路

[发明专利]半导体存储器件-CN200810005561.5无效
发明人：竹村理一郎;关口知纪;秋山悟;中谷浩晃;中村正行 -专利权人：株式会社日立制作所;尔必达存储器股份有限公司
申请日： 2008-02-15 - 公布日： 2008-10-01 - 主分类号： G11C11/4076 文献下载
摘要：本发明提供一种半导体存储器件，该半导体器件为了稳定地实现以所指定的延迟、外部时钟频率进行的动作，而与制造偏差、动作电压偏差、温度变化相对应地产生适当的内部定时信号。该半导体存储器件具有第一延迟电路块和第二延迟电路块，其中，上述第一延迟块用于产生要在由外部输入指令周期确定的列周期时间进行动作的电路块的定时信号，上述第二延迟电路块用于将整体的延迟量调节为由外部时钟和延迟确定的访问时间与列周期时间的差。这些延迟电路块按照列延迟、动作频率而将各延迟电路的延迟量调节为适当的值，并且与处理、动作电压的偏差、动作温度的变化对应地调节延迟量。
半导体存储器件

[发明专利]半导体存储器件及其读出放大器电路-CN200810002051.2无效
发明人：秋山悟;关口知纪;竹村理一郎;中谷浩晃;宫武伸一;渡边由布子 -专利权人：株式会社日立制作所;尔必达存储器股份有限公司
申请日： 2008-01-09 - 公布日： 2008-07-16 - 主分类号： G11C11/4091 文献下载
摘要：本发明提供兼顾了高集成、低功耗·高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。
半导体存储器件及其读出放大器电路

[发明专利]半导体存储装置及其编程方法-CN200710160123.1无效
发明人：中井洁 -专利权人： 尔必达存储器股份有限公司
申请日： 2007-12-24 - 公布日： 2008-07-02 - 主分类号： G11C11/56 文献下载
摘要：根据本发明的半导体存储装置具有储存单元，该储存单元包括：层间绝缘膜、嵌入到层间绝缘膜中的下电极层、以及设置在层间绝缘膜上的记录层和上电极层。当向储存单元传送预定的电流时，通过大体上超过熔点来加热记录层，并且在记录层和下电极层之间的界面附近形成腔体。结果，将记录层与下电极层物理分离，并且没有电流流过储存单元。当将记录层与下电极层物理分离时，这些层不会再次回到接触状态。因此，可以不可逆地存储信息。
半导体存储装置及其编程方法

[发明专利]制造动态随机存取存储器的方法-CN200710128825.1有效
发明人：池渊义德 -专利权人： 尔必达存储器股份有限公司
申请日： 2007-01-15 - 公布日： 2008-04-30 - 主分类号： H01L21/8242 文献下载
摘要：本发明的目的是提供一种制造动态随机存取存储器的方法，该存储器即使具有大存储密度也能减少缺陷率。本发明的方法用于制造具有设置在半导体衬底上的存储器阵列区域和外围电路区域的动态随机存取存储器的方法，氮化硅膜覆盖在存储器阵列区域和外围电路区域的上面，该方法具有至少用于去除提供在外围电路区域中的氮化硅的步骤(1)；以及用于在氢气环境中处理步骤(1)获得的待处理衬底的步骤(2)。
制造动态随机存取存储器方法

[发明专利]DLL电路及包含DLL电路的半导体器件-CN200710148580.9无效
发明人：藤泽宏树;泷下隆治 -专利权人： 尔必达存储器股份有限公司
申请日： 2007-08-29 - 公布日： 2008-03-05 - 主分类号： G11C7/22 文献下载
摘要：DLL电路包括：第一延时调节电路，调节第一分频信号CK1延时量；第二延时调节电路，调节第二分频信号CK2延时量；频率合成电路，对这些延时调节电路的输出进行合频，产生内部时钟信号，并向时钟树单元中的实际路径提供第二时钟信号；时钟驱动器，接收第一延时调节电路的输出，并将该输出提供给复制路径；以及第二时钟驱动器，接收第二延时调节电路的输出。这些时钟驱动器具有实质相同的电路结构。因此，即使在电源电压波动时，对于各分频信号的影响几乎相等。因而，可以防止DLL电路因电源电压波动所致的功能退化。
dll 电路包含半导体器件

[发明专利]用于制作半导体装置的方法-CN200710141728.6无效
发明人：池田武信 -专利权人： 尔必达存储器股份有限公司
申请日： 2007-08-21 - 公布日： 2008-02-27 - 主分类号： H01L21/00 文献下载
摘要：本发明公开了一种用于制作半导体装置的方法，该方法超精细地形成深孔接触而不产生开口畸变以及接触孔内的扭曲。用于制作半导体装置的该方法包括步骤：(a)通过使用包含Xe气体的第一刻蚀气体的干法刻蚀，在包含氧化硅的绝缘层3的上部内形成接触孔6，以及(b)通过使用不包含Xe气体的第二刻蚀气体的干法刻蚀，加深绝缘层3内的接触孔7。优选地该第一刻蚀气体包含通过使用Xe气体或者Xe气体及Ar气体的混合气体来稀释刻蚀气体而得到的气体。优选地该第二刻蚀气体包括通过使用Ar气体来稀释刻蚀气体而得到的气体。优选地该刻蚀气体包括碳氟化合物气体和O₂气体的混合气体。
用于制作半导体装置方法

[发明专利]等待时间计数器-CN200710146939.9无效
发明人：藤泽宏树 -专利权人： 尔必达存储器股份有限公司
申请日： 2007-08-21 - 公布日： 2008-02-27 - 主分类号： G11C11/4076 文献下载
摘要：一种等待时间计数器，包括：具有并联的多个闩锁电路的点移位型FIFO电路，每个闩锁电路包括一个输入门和一个输出门，所述内部指令MDRDT被共同提供给所述输入门；以及可使任一输入门和任一输出门导通的选择器。选择器包括在选择输入门的选择动作和选择输出门的选择动作之间转换的计数器，并且计数器与内部时钟脉冲LCLK同步地输出二进制格式计数值。由于二进制格式的计数器以这种方式被使用，所以计数值本身不会造成差错。
等待时间计数器

1
2
3
4
5
6
7
下一页»
尾页
共 97 条