“吴琼之”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]一种AXI4-Lite总线远程扩展方法-CN202310626111.2有效
发明人：许家麟;马晓东;吴琼之;邢同鹤;张连娟 -专利权人：北京耐数电子有限公司
申请日： 2023-05-31 - 公布日： 2023-07-25 - 主分类号： G06F13/38 文献下载
摘要：本发明涉及一种AXI4‑Lite总线远程扩展方法。在读操作中，主端FPGA在主设备接口的AR通道上给出地址，产生RAP包并送至从端FPGA，从端FPGA提取地址并送至从设备接口的AR通道，从端FPGA将读出的数据送至接口的R通道，从端FPGA产生RP包并送至主端FPGA，主端FPGA提取数据并送至主设备的R通道上，主设备从R通道获得数据；在写操作中，主端FPGA在主设备接口的WR通道上给出地址，同时在W通道上给出数据，产生WP包并送至从端FPGA，从端FPGA提取地址和数据并送至从设备接口的AW通道和W通道，从设备从AW和W通道收到地址和数据并执行写操作，从设备向B通道发出写响应，从端FPGA产生WRP包并送至主端FPGA，主端FPGA提取数据并送至主设备接口的B通道上，主设备从B通道获得响应。
一种 axi4 lite 总线远程扩展方法

[发明专利]一种编码单分发式多通道ADC同步方法-CN202010937969.7有效
发明人： 吴琼之;南方;孙林;马志峰;邓小英 -专利权人：北京理工大学
申请日： 2020-09-09 - 公布日： 2022-10-28 - 主分类号： H03M1/06 文献下载
摘要：本发明涉及一种编码单分发式多通道ADC同步方法，属于信号采集与处理技术领域。包括：1产生时钟信号A和同步信号A；且同步信号A为周期或单次脉冲；2时钟信号A及同步信号A输入时钟编码单元；3接收同步信号A和时钟信号A，将两信号融合为带有编码信息的时钟同步融合信号，即时钟信号B；4将时钟信号B分发到各时钟同步接收模块；5时钟信号B进入时钟恢复单元恢复出无编码的持续时钟给编码比较单元做时钟，对时钟信号B采样并持续与预置的码序列比较，在捕获同步信号码序列后输出同步信号B；6时钟信号B和同步信号B驱动ADC电路开始采集。所述方法信号拓扑结构简单；成本低；系统校准难度低；可靠性高且扩展能力好。
一种编码发式通道 adc 同步方法

[发明专利]一种脉宽调制单分发式多通道ADC同步方法-CN202010943861.9有效
发明人： 吴琼之;南方;孙林;马志峰;邓小英 -专利权人：北京理工大学
申请日： 2020-09-09 - 公布日： 2022-10-28 - 主分类号： H03M1/12 文献下载
摘要：本发明涉及一种脉宽调制单分发式多通道ADC同步方法，属于信号采集与处理技术领域。包括：1产生时钟信号A及同步信号A；且同步信号A为周期的或单次的脉冲；2将时钟信号A及同步信号A输入脉宽调制单元；3调整时钟脉冲宽度，使得时钟形成为含有同步信息的脉宽调制信号；4将时钟信号B分发到各时钟同步接收模块；5时钟信号B进入脉宽检测单元检测出时钟脉宽变化，输出脉宽指示信号给脉冲产生单元；脉冲产生单元收到脉宽指示信号后输出同步信号B；6时钟同步接收模块输出的时钟信号B和同步信号B驱动ADC电路，ADC开始采集。该方法信号拓扑结构简单、成本低、校准难度低、可靠性高且扩展能力好。
一种脉宽调制发式通道 adc 同步方法

[实用新型]一种微小型SAR系统的数字模块-CN202020765652.5有效
发明人：孙宁霄;金兆健;许家麟;吴琼之 -专利权人：北京耐数电子有限公司
申请日： 2020-05-11 - 公布日： 2020-12-29 - 主分类号： G01S13/90 文献下载
摘要：本实用新型涉及一种微小型SAR系统的数字模块。包括作为主芯片的FPGA芯片、用于采样外部射频回波信号的双通道模数转换芯片ADC和用于播放射频信号的单通道数模转换芯片DAC，双通道模数转换芯片ADC与单通道数模转换芯片DAC两者与FPGA芯片电连接；还包括第一差分时钟晶振OSC和第二差分时钟晶振OSC，第一差分时钟晶振OSC作为SATA接口的参考时钟，第二差分时钟晶振OSC作为系统的本地时钟；还包括用于存储FPGA程序的Flash存储芯片、用于实时成像处理的第一DDR3存储器、用于数据缓存的第二DDR3存储器以及用于存储数据的可插拔存储模块；还包括接口模块；还包括为各芯片供电的电源芯片。本数字模块符合小型化和轻量化的要求，集成度高且功耗低。
一种微小 sar 系统数字模块

[实用新型]一种可扩展的DBF组合系统-CN202020765653.X有效
发明人： 吴琼之;邢同鹤;孙宁霄;金兆健;许家麟 -专利权人：北京耐数电子有限公司
申请日： 2020-05-11 - 公布日： 2020-12-29 - 主分类号： G01S7/285 文献下载
摘要：本实用新型涉及一种可扩展的DBF组合系统。包括VPX架构的机箱，在机箱内安装有负责完成各模块间互联功能的背板模块，在背板模块上安装有一个负责完成对整个系统的控制、权值下发和数据快视功能的主控模块，在背板模块上还安装有多个负责完成回波数据的波束合成处理功能的DBF模块，在背板模块上还安装有一个负责完成本组合系统与外部系统接口互联功能的后I/O模块；主控模块通过后I/O模块具有用于支持多路时钟、同步、触发信号输入输出的多路光纤接口，每个DBF模块具有用于接收前端回波信号的多路光纤输入接口、用于DBF组合系统之间级联的多路板间光纤输入输出接口以及用于DBF模块之间级联的多路模块间光纤输入输出接口。本实用新型复用率高，构建成本低。
一种扩展 dbf 组合系统

[实用新型]一种载荷数字处理板-CN202020766372.6有效
发明人：孙林;金兆健;孙宁霄;吴琼之;张连娟 -专利权人：北京耐数电子有限公司
申请日： 2020-05-11 - 公布日： 2020-10-30 - 主分类号： G05B19/042 文献下载
摘要：本实用新型涉及一种载荷数字处理板。包括FPGA芯片；还包括多个多路输入的模数转换芯片ADC以及多个多路输出的数模转换芯片DAC，各模数转换芯片ADC的输出端脚与FPGA芯片的输入端脚电连接，各数模转换芯片DAC的输入端脚与FPGA芯片的输出端脚电连接；还包括带有晶振的时钟芯片，参考时钟信号连接至时钟芯片的输入端脚，时钟芯片的输出端脚连接至FPGA芯片的时钟端脚，时钟芯片的控制输出端脚连接至各模数转换芯片ADC和各数模转换芯片DAC；还包括具有多路输入的测温电路，测温电路的输出通过低速模数转换芯片ADC连接至FPGA芯片；还包括接口芯片，多路监控信号通过接口芯片与FPGA芯片电连接；还包括电源芯片。本实用新型集成化程度高、处理功能强、能耗低。
一种载荷数字处理

[实用新型]一种数据记录仪的机箱结构-CN202020770781.3有效
发明人：邢同鹤;孙宁霄;吴琼之 -专利权人：北京耐数电子有限公司
申请日： 2020-05-11 - 公布日： 2020-10-27 - 主分类号： G01D9/00 文献下载
摘要：本实用新型涉及一种数据记录仪的机箱结构。包括内框架，在内框架上设有前面板、后面板、箱顶板、箱底板和侧箱板，在箱顶板和箱底板上均设有气孔区，在气孔区下方安装有风扇组件；前面板包括面板框和小盖板，面板框包括中部带有透窗的板框本体，小盖板安装到面板框的透窗内；内框架包括相对的两个支撑板，在支撑板的内侧设有插槽、板体上设有风孔，主控板卡和存贮板卡插装在支撑板的插槽内；在内框架的后部还安装有背板，背板包括背板板体，在背板板体上安装有插接端子和连接器；后面板包括后面板板体，在后面板板体上安装有滤波器及其滤波器罩，在后面板板体上还安装有电源接口和对外接口。本实用新型结构紧凑、散热效果好、便于拆装。
一种数据记录仪机箱结构

[实用新型]一种PCIe光纤数据转存卡-CN202020770854.9有效
发明人：金兆健;杨瑞璇;吴琼之;许家麟 -专利权人：北京耐数电子有限公司
申请日： 2020-05-11 - 公布日： 2020-10-23 - 主分类号： H04B10/25 文献下载
摘要：本实用新型涉及一种PCIe光纤数据转存卡。包括作为主芯片的FPGA芯片、用于存储FPGA程序的FLASH存储芯片以及PCIe转换模块，FPGA芯片通过高速串行收发器GTH与PCIe转换模块连接；还包括由四个DDR3存储器构成的缓存模块，各DDR3存储器与FPGA芯片连接；还包括两路QSFP接口，QSFP接口通过高速串行收发器GTH与FPGA芯片连接；还包括FMC连接器，FMC连接器通过高速串行收发器GTH和多路通用I/O接口与FPGA芯片连接；还包括用于对接外部SATA硬盘的四个SATA3连接器，各SATA3连接器通过高速串行收发器GTH与FPGA芯片连接。本实用新型通用性和扩展性强、数据传输速率高。
一种 pcie 光纤数据转存

[实用新型]一种基于RFSoC和GPU的综合处理板-CN202020765655.9有效
发明人：金兆健;孙宁霄;许家麟;吴琼之;汪恩彬 -专利权人：北京耐数电子有限公司
申请日： 2020-05-11 - 公布日： 2020-10-16 - 主分类号： G06F15/16 文献下载
摘要：本实用新型涉及一种基于RFSoC和GPU的综合处理板。包括RFSoC芯片、GPU模块以及基板管理控制器BMC；RFSoC芯片包括处理系统PS和可编程逻辑PL，高速ADC/DAC单元与一个BALUN转换器连接；处理系统PS通过UART传输器和GPIO接口与GPU模块通信；处理系统PS通过JTAG接口和GPIO接口与基板管理控制器BMC通信，可编程逻辑PL通过GPIO接口与基板管理控制器BMC通信，GPU模块通过GPIO接口与基板管理控制器BMC通信；可编程逻辑PL通过GTY收发器与光模块和GPU模块的PCIe串行总线连接；还包括ETH‑SWITCH芯片，该芯片与处理系统PS和基板管理控制器BMC直接连接、与GPU模块通过PHY进行通信；还包括时钟分发电路。本实用新型运算处理能力强、集成化程度高、运行稳定、通用性强。
一种基于 rfsoc gpu 综合处理

[实用新型]一种基于COMe和FPGA的大带宽数字处理板-CN202020766347.8有效
发明人：金兆健;吴琼之;孔晓宇;孙宁霄 -专利权人：北京耐数电子有限公司
申请日： 2020-05-11 - 公布日： 2020-10-16 - 主分类号： G06F13/40 文献下载
摘要：本实用新型涉及一种基于COMe和FPGA的大带宽数字处理板。包括COMe模块、FPGA芯片以及基板管理控制器BMC，COMe模块与FPGA芯片之间通过PCIe总线和UART总线通信连接，基板管理控制器BMC通过UART总线与COMe模块和FPGA芯片连接；还包括由多个DDR存储器构成的缓存模块，缓存模块与FPGA芯片连接；还包括插接件P0至P5，插接件P0通过I2C总线与基板管理控制器BMC连接，插接件P1和P2通过GTH总线与FPGA芯片连接，插接件P3通过PCIe总线与COMe模块连接、并为COMe模块提供一路PCIe时钟，插接件P4通过GPIO接口与FPGA芯片连接、通过ETH PHY接口与COMe模块连接、并为FPGA提供两路时钟分别用于GTH BANK和通用BANK，插接件P5通过GPIO接口与FPGA芯片连接。本实用新型的数字处理板具有高处理性能、高传输速度以及更丰富的接口。
一种基于 come fpga 带宽数字处理

[实用新型]一种物理式销毁固态硬盘数据的销毁电路-CN202020766364.1有效
发明人：金兆健;林智煌;孙宁霄;吴琼之 -专利权人：北京耐数电子有限公司
申请日： 2020-05-11 - 公布日： 2020-10-16 - 主分类号： G06F21/79 文献下载
摘要：本实用新型涉及一种物理式销毁固态硬盘数据的销毁电路。包括接收销毁信号、具有多路开关量输出的MCU控制电路，还包括以低压源作为输入、输出高压的高压产生电路；多个固态硬盘的擦写端脚各自通过销毁开关同时连接至高压产生电路的输出端，MCU控制电路的各路开关量输出端脚分别连接至各销毁开关的控制端脚，MCU控制电路的充电开关信号输出端脚连接至高压产生电路的充电开关输入端；MCU控制电路包括MCU芯片；高压产生电路包括充电控制芯片U1、变压器芯片FL1、开关芯片U2和反向截止二极管D1。本实用新型的物理式销毁固态硬盘数据的销毁电路具有分时分路销毁功能、销毁电压高、销毁时间短。
一种物理销毁固态硬盘数据电路

[发明专利]人体目标识别定位方法-CN201610755695.3有效
发明人：孙宁霄;杨继绕;吴琼之;孙林;苏昶仁 -专利权人：北京理工大学
申请日： 2016-08-29 - 公布日： 2019-03-26 - 主分类号： G06K7/10 文献下载
摘要：本发明提供一种人体目标识别定位方法，包括：获取利用超高频射频识别系统对人体目标进行定位的第一定位结果；获取利用计算机视觉系统对人体目标进行定位的第二定位结果；利用预设融合算法对所述第一定位结果和第二定位结果进行融合，获得对人体目标的第三定位结果；利用预设融合优化算法对所述第三定位结果进行定位精度优化，获得对人体目标的最终定位结果。本发明可以实现对人体目标的识别定位，效率高、准确度高。
人体目标识别定位方法

[发明专利]超高频射频识别定位方法及装置-CN201610757559.8在审
发明人：孙宁霄;杨继绕;吴琼之;孙林;苏昶仁 -专利权人：北京理工大学
申请日： 2016-08-29 - 公布日： 2017-02-22 - 主分类号： G01S5/04 文献下载
摘要：本发明提供一种超高频射频识别定位方法及装置，其中，所述方法包括：利用基于被动标签列的到达角定位算法，对超高频射频识别系统中定位目标上的标签列位置进行定位，进而实现对所述定位目标的定位；其中，超高频射频识别系统，包括：定位目标上的标签列和在同一直线间隔设置的至少三个超高频射频识别设备；任意相邻的两个超高频射频识别设备间隔预设第一距离，所述标签列包括：间隔预设第二距离的两个电子标签。本发明可以实现对定位目标的高效率、高准确度的识别定位。
超高频射频识别定位方法装置

[发明专利]一种综合孔径微波遥感辐射计中多通道数字相关器-CN201410242862.5有效
发明人： 吴琼之;苏福顺;孙林;邢洋;刘楷 -专利权人：北京理工大学
申请日： 2014-06-03 - 公布日： 2014-08-20 - 主分类号： G01S7/288 文献下载
摘要：本发明提供一种综合孔径微波遥感辐射计中多通道数字相关器，其主要由门时钟生成单元、延迟分发单元、多个二级相关单元和数据汇聚单元依次连接组成；门时钟生成单元将FIFO的满标志信号作为使能端，控制辐射计上4倍于低频时钟Wr_clk的高频时钟Rd_clk的通断形成断续时钟，所述断续时钟作为FIFO的读时钟、延时分发单元和二级相关单元的处理时钟；延时分发单元，对接收的多个通道的信号进行延时分发后传输给二级相关单元；二级相关单元的前级相关单元分时对接收的信号进行复相关运算，二级相关单元的后级相关单元将与其对应的前级相关单元运算结果进行累加输出；数据汇聚单元，用于将多个二级相关单元并行输出的相关结果转换成串行数据流输出。
一种综合孔径微波遥感辐射计通道数字相关器

[发明专利]一种分布式有源相控阵雷达及其波束形成方法-CN201110248644.9有效
发明人：阎敬业;吴季;孙波;吴琼之;南方 -专利权人：中国科学院空间科学与应用研究中心
申请日： 2011-08-26 - 公布日： 2013-03-06 - 主分类号： G01S13/02 文献下载
摘要：本发明涉及一种分布式有源相控阵雷达及其波束形成方法，所述的收发组件阵列为数字收发组件，包括：模拟前端、功率放大器、低噪声放大器和前端数字单元，所述的分布式有源相控阵雷达还包括一中心处理器，该中心处理器采用层次化分布处理技术通过局域网与若干前端数字单元连接，用于设置所有前端数字单元的工作模式和波形数据并接收基带数据，以保证经过数字合成后的目标回波数据的可靠性，并通过时钟网络向前端数字单元发送公共时钟信号，以保证各端口的时钟信号同步；所述的若干个前端数字单元分别对应地分布在天线阵列内，且每个前端数字单元与一个收发组件配套。本发明的突出特点是具有很高灵活性、数据处理方式灵活、提高了相控阵雷达的性能。
一种分布式有源相控阵雷达及其波束形成方法

1
2
下一页»
尾页
共 16 条