“北京顿思集成电路设计有限责任公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的评估方法-CN201810799311.7有效
发明人：万宁;李科;丛密芳;任建伟;李永强;李浩;宋李梅;黄苒;赵博华;苏畅;杜寰 -专利权人： 北京顿思集成电路设计有限责任公司
申请日： 2018-07-19 - 公布日： 2022-12-30 - 主分类号： G06F30/398 文献下载
摘要：本发明提供半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；根据寄生晶体管的二次击穿等效电路模型计算漏结电容；以及根据漏结电容评估所述半导体器件的可靠性。可根据所述漏结电容评估所述半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力。
半导体器件评估方法

[发明专利]半导体器件的评估方法-CN201810799303.2有效
发明人：万宁;李科;丛密芳;任建伟;李永强;李浩;宋李梅;黄苒;赵博华;苏畅;杜寰 -专利权人： 北京顿思集成电路设计有限责任公司
申请日： 2018-07-19 - 公布日： 2022-12-20 - 主分类号： G06F30/398 文献下载
摘要：本发明提供半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；根据寄生晶体管的二次击穿等效电路模型计算基区寄生电阻；以及根据基区寄生电阻评估所述半导体器件的可靠性。可根据所述基区寄生电阻评估所述半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力。
半导体器件评估方法

[发明专利]半导体器件及其制造方法-CN201811613682.8有效
发明人：万宁;李科;丛密芳;任建伟;李永强;宋李梅;黄苒;赵博华;苏畅;李浩;黄振兴;杜寰 -专利权人： 北京顿思集成电路设计有限责任公司
申请日： 2018-12-27 - 公布日： 2022-04-22 - 主分类号： H01L29/78 文献下载
摘要：本申请公开了一种半导体器件及其制造方法，该半导体器件包括：衬底；外延层，位于衬底上；栅介质层，位于外延层上；栅极，位于栅介质层上；源区与漏区，分别位于栅极两侧；漂移区，位于外延层中，并与栅极的一侧相邻，漂移区与漏区位于栅极的同一侧；以及屏蔽环，至少覆盖漂移区与栅极相邻的部分，半导体器件还包括位于漂移区中的第一掺杂区，第一掺杂区与屏蔽环的位置对应，其中，衬底与外延层为第一掺杂类型，源区、漏区、漂移区、以及第一掺杂区为第二掺杂类型，第一掺杂区的掺杂浓度大于漂移区的掺杂浓度。该半导体器件通过在漂移区中设置第一掺杂区从而提高了半导体器件的击穿电压，同时降低了器件的导通电阻，优化了半导体器件的性能。
半导体器件及其制造方法

[发明专利]LDMOS器件及其制造方法-CN201910149287.7有效
发明人：万宁;李科;丛密芳;任建伟;李永强;宋李梅;黄苒;赵博华;苏畅;李浩;黄振兴;杜寰 -专利权人： 北京顿思集成电路设计有限责任公司
申请日： 2019-02-28 - 公布日： 2022-02-08 - 主分类号： H01L21/336 文献下载
摘要：公开了一种LDMOS器件及其制造方法，包括形成衬底以及位于衬底上方的外延层，衬底与外延层具有第一导电类型；在外延层中形成下沉区，下沉区至少部分接触衬底；在外延层中形成具有第一导电类型的埋层，埋层覆盖下沉区；在外延层上依次形成栅氧化层以及栅极；在栅极下方形成彼此靠近的具有第二导电类型的漂移区和第一导电类型的沟道区，漂移区远离下沉区；分别在沟道区形成源区，在漂移区形成漏区，源区通过下沉区与衬底连接，埋层形成于栅极靠近源区的一侧。本发明通过光刻注入一中等掺杂浓度的与沟道区导电类型一致的埋层，埋层位于沟道下方并覆盖下沉区，使得寄生晶体管内的基区电阻下降，避免了因寄生晶体管开启烧毁器件。
ldmos 器件及其制造方法

[发明专利]Doherty功率放大器及包括其的基站和通信系统-CN202111019112.8在审
发明人：唐晓琦;刘伟;徐鸿卓;辛俊莹 -专利权人： 北京顿思集成电路设计有限责任公司
申请日： 2021-09-01 - 公布日： 2021-12-03 - 主分类号： H03F1/02 文献下载
摘要：本申请公开了一种Doherty功率放大器及包括其的基站和通信系统。该Doherty功率放大器包括功分器、载波功率放大电路、峰值功率放大电路和负载调制网络。负载调制网络包括第一微带线、第二微带线和双频匹配电路，第一微带线和第二微带线的一端分别与载波功率放大电路和峰值功率放大电路的输出端连接，第一微带线和第二微带线的另一端相连接作为合路端与双频匹配电路的一端连接，双频匹配电路的另一端与负载连接。较传统的Doherty功率放大器而言，本发明的双频匹配电路可以补偿微带线的频散效应，能够显著提高功率放大器的带宽，提高回退效率，很好地应用于未来无线通信系统中。
doherty 功率放大器包括基站通信系统

[发明专利]一种评估射频功率LDMOS器件散热特性的方法以及系统-CN201910019893.7有效
发明人：李浩;杜寰 -专利权人： 北京顿思集成电路设计有限责任公司
申请日： 2019-01-09 - 公布日： 2021-06-29 - 主分类号： G01R31/26 文献下载
摘要：本发明公开一种评估射频功率LDMOS器件散热特性的方法，包括以下步骤：通过传输线脉冲测试装置对待测LDMOS器件进行测试得到IV测试曲线；对所述IV测试曲线中的上升段部分进行线性拟合得到所述待测LDMOS器件的寄生电阻值；通过所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子；将所述寄生电阻变化因子与预设阈值进行比较，根据比较结果判断所述待测LDMOS器件的散热特性。本发明提高了评估待测LDMOS器件散热特性的便捷性以及简洁性。
一种评估射频功率 ldmos 器件散热特性方法以及系统

[发明专利]半导体器件寄生电阻获取方法-CN201810799302.8有效
发明人：李浩;杜寰 -专利权人： 北京顿思集成电路设计有限责任公司
申请日： 2018-07-19 - 公布日： 2020-10-16 - 主分类号： G01R31/26 文献下载
摘要：本发明提供半导体器件寄生电阻获取方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区、沟道及沟道下方的埋区，所述方法包括如下步骤：获得半导体器件的等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；对所述半导体器件进行TLP测试，获取电流电压曲线；根据所述电流电压曲线进行线性拟合，得到该半导体器件的寄生电阻。本发明通过对器件结构的剖析、等效电路的获取、TLP电压电流曲线的测试、击穿机理过程分析、曲线分析，得到了一种半导体器件获取寄生电阻的方法，该方法非常简洁地得到了RFLDMOS的寄生电阻，为器件的优化设计提供了指导方法。
半导体器件寄生电阻获取方法

[实用新型]一种LDMOS器件结构-CN201821139718.9有效
发明人：李科;万宁;丛密芳;任建伟;李永强;黄苒;苏畅;李浩;杜寰 -专利权人： 北京顿思集成电路设计有限责任公司
申请日： 2018-07-18 - 公布日： 2019-05-14 - 主分类号： H01L29/78 文献下载
摘要：一种LDMOS器件结构，包括：第一导电类型的衬底，形成在衬底上的第一导电类型的外延层；形成在外延层中的第二导电类型的漂移区；第一导电类型的阱区，自外延层的表面延伸到衬底中；第一导电类型的沟道区，形成在漂移区中并位于漂移区与阱区之间；第二导电类型的源区，位于阱区和沟道区中；以及第二导电类型的漏区，位于漂移区中，位于沟道区上方的栅极，其间形成有栅极绝缘层；其中，自外延层的靠近表面处还形成有沟槽，沟槽部分地覆盖漂移区及沟道区，沟槽填充有氧化物构成的沟槽填充区域。
漂移区第一导电类型沟道区外延层导电类型衬底阱区沟槽填充区域栅极绝缘层表面延伸沟槽填充表面处氧化物漏区源区覆盖

[实用新型]一种LDMOS器件-CN201821139050.8有效
发明人：万宁;李科;丛密芳;任建伟;李永强;黄苒;苏畅;李浩;杜寰 -专利权人： 北京顿思集成电路设计有限责任公司
申请日： 2018-07-18 - 公布日： 2019-03-08 - 主分类号： H01L29/78 文献下载
摘要：本实用新型提供了一种LDMOS器件，包括：第一导电类型的衬底和形成在衬底上的第一导电类型的外延层，其特征在于，自外延层表面向下延伸的第二导电类型的漂移区；自外延层表面向下延伸至衬底的第一导电类型的阱区；自外延层表面向下延伸的第一导电类型的沟道区，位于漂移区与阱区之间；第二导电类型的源区，位于阱区与沟道区中；第二导电类型的漏区，位于漂移区中；位于沟道区上方的栅极，其间形成有栅极绝缘层；覆盖漂移区表面及栅极表面的绝缘层；位于绝缘层中部分地覆盖栅极及漂移区的屏蔽环，屏蔽环在邻近栅极侧具有凹陷部。
漂移区第一导电类型外延层表面导电类型向下延伸沟道区衬底阱区绝缘层屏蔽环本实用新型栅极绝缘层栅极表面凹陷部外延层覆盖漏区源区邻近

[发明专利]一种LDMOS器件结构及其制作方法-CN201810791054.2在审
发明人：李科;万宁;丛密芳;任建伟;李永强;黄苒;苏畅;李浩;杜寰 -专利权人： 北京顿思集成电路设计有限责任公司
申请日： 2018-07-18 - 公布日： 2019-01-01 - 主分类号： H01L29/78 文献下载
摘要：一种LDMOS器件结构，包括：第一导电类型的衬底，形成在衬底上的第一导电类型的外延层；形成在外延层中的第二导电类型的漂移区；第一导电类型的阱区，自外延层的表面延伸到衬底中；第一导电类型的沟道区，形成在漂移区中并位于漂移区与阱区之间；第二导电类型的源区，位于阱区和沟道区中；以及第二导电类型的漏区，位于漂移区中，位于沟道区上方的栅极，其间形成有栅极绝缘层；其中，自外延层的靠近表面处还形成有沟槽，沟槽部分地覆盖漂移区及沟道区，沟槽填充有氧化物构成的沟槽填充区域。本发明还公开一种制作该LDMOS器件结构的方法。
漂移区第一导电类型沟道区外延层导电类型衬底阱区沟槽填充区域栅极绝缘层表面延伸沟槽填充表面处氧化物漏区源区制作覆盖

[发明专利]一种LDMOS器件及其制作方法-CN201810791043.4在审
发明人：万宁;李科;丛密芳;任建伟;李永强;黄苒;苏畅;李浩;杜寰 -专利权人： 北京顿思集成电路设计有限责任公司
申请日： 2018-07-18 - 公布日： 2018-12-07 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种LDMOS器件，一种LDMOS器件，包括：第一导电类型的衬底和形成在衬底上的第一导电类型的外延层，其特征在于，自外延层表面向下延伸的第二导电类型的漂移区；自外延层表面向下延伸至衬底的第一导电类型的阱区；自外延层表面向下延伸的第一导电类型的沟道区，位于漂移区与阱区之间；第二导电类型的源区，位于阱区与沟道区中；第二导电类型的漏区，位于漂移区中；位于沟道区上方的栅极，其间形成有栅极绝缘层；覆盖漂移区表面及栅极表面的绝缘层；位于绝缘层中部分地覆盖栅极及漂移区的屏蔽环，屏蔽环在邻近栅极侧具有凹陷部。本发明还提供了一种制作LDMOS器件的方法。
漂移区第一导电类型外延层表面导电类型向下延伸沟道区衬底阱区绝缘层屏蔽环栅极绝缘层栅极表面凹陷部外延层覆盖漏区源区制作邻近

1
共 11 条