“上海安路信息科技股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果129个，建议您升级VIP下载更多相关专利

[发明专利]LVDS视频接口的接收端电路-CN202310901733.1在审
发明人：吴文强;赵潇 -专利权人： 上海安路信息科技股份有限公司
申请日： 2023-07-21 - 公布日： 2023-10-24 - 主分类号： H04N5/765 文献下载
摘要：本申请涉及视频接口技术领域，公开了一种LVDS视频接口的接收端电路，包括：锁相环，用于产生LVDS时钟信号和LVDS数据信号的采样时钟及其分频时钟信号；LVDS时钟接口，根据采样时钟对LVDS时钟信号进行采样；LVDS数据接口，根据采样时钟对LVDS数据信号进行采样；相位同步模块，连接LVDS时钟和数据接口并用于判断LVDS数据信号中的视频帧的行数和列数是否通过校验，若在连续多个时钟周期中不通过校验的次数达到预定义阈值，则确定LVDS数据信号中的视频帧的行数和列数不稳定；采样相位调节模块，用于在行数和列数不稳定时触发锁相环调整采样时钟及其分频时钟信号的相位。本申请可以在视频分辨率变化的过程中实现时钟相位的自适应动态调节，提高视频传输的抗干扰性。
lvds 视频接口接收电路

[发明专利]卷积神经网络加速器的数据回写系统-CN202011527851.3有效
发明人：王天一;边立剑 -专利权人： 上海安路信息科技股份有限公司
申请日： 2020-12-22 - 公布日： 2023-10-17 - 主分类号： G06F13/16 文献下载
摘要：本发明提供了一种卷积神经网络加速器的数据回写系统，包括输入缓存模块、N级写回节点和写回控制模块，所述输入缓存模块用于与计算单元连接，以接收数据，最上一级所述写回节点与所述输入缓存模块连接，一个下一级所述写回节点至少与两个上一级所述写回节点连接，N为大于1的自然数，所述写回控制模块与最下一级所述写回节点连接，以从最下一级所述写回节点接收数据并传输给总线。所述卷积神经网络加速器的数据回写系统中，包括N级写回节点，最上一级所述写回节点与所述输入缓存模块连接，一个下一级所述写回节点至少与两个上一级所述写回节点连接，N为大于1的自然数，树状结构将写回节点分级，从而能够提高数据回写的传输效率。
卷积神经网络加速器数据系统

[发明专利]数据存储方法及数据存储系统-CN201910273634.7有效
发明人：徐国;陈利光;文华武 -专利权人： 上海安路信息科技股份有限公司
申请日： 2019-04-06 - 公布日： 2023-10-17 - 主分类号： G09G3/36 文献下载
摘要：本发明提供了一种数据存储方法，包括读取所述横屏图像第m行的图片信息，然后从第一存储模块的第一行的第m列开始以间隔x列的方式依次存储所述横屏图像第m行的图片信息，直至存储到所述第一存储模块的第一行的第n列，间隔y行，依次储存所述横屏图像第m行剩余的图片信息，直至所述横屏图像第m行的图片信息全部存储完毕。所述数据存储方法中，使所述横屏图像一列的图片信息集中在一块区域，可以一次性读取所述横屏图像一列的图片信息，从而提高了横屏转竖屏的效率，无需依赖高性能的现场可编程门阵列和双倍速率同步动态随机存储器，降低了成本。本发明还提供了一种用于实现所述数据存储方法的数据存储系统。
数据存储方法存储系统

[发明专利]基于FPGA监测DDR信号的系统、方法、FPGA和介质-CN202111301327.9有效
发明人：袁丰磊 -专利权人： 上海安路信息科技股份有限公司
申请日： 2021-11-04 - 公布日： 2023-09-26 - 主分类号： G06F13/16 文献下载
摘要：本发明提供了一种基于FPGA监测DDR信号的系统、方法、FPGA和介质，该方法可以应用于FPGA，FPGA外接DDR目标控制器和DDR颗粒，FPGA包括DDR信号分析监测模块和IO模式控制模块；在读模式下，IO模式控制模块，用于控制DDR目标控制器对应的IO处于输入状态，控制DDR颗粒对应的IO处于输出状态；在写模式下，IO模式控制模块，用于控制DDR目标控制器对应的IO处于输出状态，控制DDR颗粒对应的IO处于输入状态；IO模式控制模块，还用于在监测模式下将FPGA的IO配置成输入状态；DDR信号分析监测模块，用于在监测模式下，获取被监测的各个DDR DRAM信号，上述系统用以监测和分析DDR DRAM信号。
基于 fpga 监测 ddr 信号系统方法介质

[发明专利]CDR时钟频率纠偏方法、装置及存储介质-CN202310701499.8在审
发明人：宋飞;陈思齐 -专利权人： 上海安路信息科技股份有限公司
申请日： 2023-06-13 - 公布日： 2023-09-22 - 主分类号： G06F30/398 文献下载
摘要：本发明公开了一种CDR时钟频率纠偏方法、装置及存储介质，其中方法包括：在CDR眼图的边沿判定线和数据判定线之间设置一条纠偏判定线；根据边沿判定线、数据判定线和纠偏判定线的设置位置，在CDR眼图中确定不同区域；在采样周期内，获取时钟采样点在CDR眼图的位置，并根据位置的分布，判断时钟采样点出现所在不同区域的位置顺序；根据位置顺序修正鉴相器的结果得到鉴相器的修正结果，并根据修正结果控制时钟采样点移动。本发明能够在时钟频率和数据频率存在频差时，控制CDR时钟向正确方向移动，使得时钟频率和数据频率基本一致，实现CDR锁定。
cdr 时钟频率纠偏方法装置存储介质

[发明专利]FPGA配置模块及其测试信号分组输出的实现方法、电路-CN202010561448.6有效
发明人：刘小成 -专利权人： 上海安路信息科技股份有限公司
申请日： 2020-06-18 - 公布日： 2023-09-15 - 主分类号： G06F30/32 文献下载
摘要：本申请公开了FPGA配置模块及其测试信号分组输出的实现方法、电路、电子设备、计算机可读存储介质，该方法包括：将待测试信号分组为第一组至第N组，N是正整数；向分组输出物理管脚发送第k组待测试信号，以使所述分组输出物理管脚输出所述第k组待测试信号，k是不大于N的正整数。对待测试信号进行分组，并通过分组输出物理管脚实时输出其中一组待测试信号，待测试信号经过较少分组输出物理管脚直接输出，达到可以实时观测待测试信号的目的，由此，解决了采用JTAG接口输出待测试信号时工作速率受限于TCK时钟频率，当FPGA配置模块内部的逻辑变化速率较快时，JTAG无法实时采样测试信号的问题。
fpga 配置模块及其测试信号分组输出实现方法电路

[发明专利]一种PCIE总线与AXI总线的桥接系统-CN202111224940.5有效
发明人：王炳松;边立剑 -专利权人： 上海安路信息科技股份有限公司
申请日： 2021-10-21 - 公布日： 2023-09-15 - 主分类号： G06F13/40 文献下载
摘要：本发明公开了一种PCIE总线与AXI总线的桥接系统，包括第一桥接模块、第二桥接模块和第三桥接模块；第一桥接模块，用于进行User寄存器的读写配置。第二桥接模块，用于将由AXI总线发送过来的AXI格式的输入数据流转换为PCIE格式传输至PCIE总线，完成输入数据流从AXI格式向PCIE格式的转换。第三桥接模块，将用于将PCIE总线发送过来的PCIE格式的输出数据流转换为AXI格式传输至AXI总线，完成输出数据流从PCIE格式向AXI格式的转换。通过实施本发明能够降低User端的控制复杂度，并提高数据传输效率。
一种 pcie 总线 axi 系统

[发明专利]获取方法、系统、装置及计算机可读存储介质-CN202310619461.6在审
发明人：刘清燕;边立剑 -专利权人： 上海安路信息科技股份有限公司
申请日： 2023-05-29 - 公布日： 2023-09-08 - 主分类号： G06F30/3308 文献下载
摘要：本发明提供了一种获取方法、系统、装置及计算机可读存储介质，所述获取方法获得有限计算能力下的计算图的最短执行周期，为计算图的布局提供参考依据，有利于计算图的布局，也可作为计算图设计的时间约束，获得的对应计算单元数量，可作为计算图降低计算单元数量的上限，为计算图优化提供有效的优化起点，能够减少不必要的分析和计算。
获取方法系统装置计算机可读存储介质

[发明专利]PCIe总线多通道DMA读传输系统-CN202310715144.4在审
发明人：王炳松 -专利权人： 上海安路信息科技股份有限公司
申请日： 2023-06-15 - 公布日： 2023-09-08 - 主分类号： G06F13/28 文献下载
摘要：本发明公开了一种PCIe总线多通道DMA读传输系统，包括：读取模块、写入模块、分离模块、时序模块、H2C多通道模块和C2H多通道模块；其中，所述读取模块与所述C2H多通道模块连接、所述C2H多通道模块与所述时序模块连接、所述时序模块通过PCIe核与所述分离模块连接、所述分离模块与所述H2C多通道模块连接，所述H2C多通道模块与所述写入模块连接。本发明所设计的C2H多通道模块和H2C多通道模块在处理数据时，每个通道互相独立，互不影响，可直接在多通道模块中调整通道数，有利于DMA读传输的通道拓展，能够应用于不同数据量的DMA读传输的场景。
pcie 总线通道 dma 传输系统

[发明专利]芯片供电电压动态校准方法-CN202310371442.6在审
发明人：王韬;袁智皓;沈费钦 -专利权人： 上海安路信息科技股份有限公司
申请日： 2023-04-10 - 公布日： 2023-09-05 - 主分类号： G01R35/00 文献下载
摘要：本发明提供了一种芯片供电电压动态校准方法，通过建立芯片供电电压的芯片等级和时序档位二维矩阵，从用户工程文件得到设计所需实际速率，分析对比二维矩阵校准出工程合适的电压，最终完成芯片配置。本发明方法可以根据用户实际应用速率调整芯片供电电压，进而节省功耗，延长芯片使用寿命。
芯片供电电压动态校准方法

[发明专利]FPGA的布局方法、装置及计算机可读存储介质-CN202310629774.X在审
发明人：靳子路 -专利权人： 上海安路信息科技股份有限公司
申请日： 2023-05-30 - 公布日： 2023-08-25 - 主分类号： G06F30/347 文献下载
摘要：本发明提供了一种FPGA的布局方法、装置及计算机可读存储介质，FPGA的布局方法，包括：若干处理器分别选择一个FPGA逻辑单元进行移动，然后分别判断所选FPGA逻辑单元的移动是否达到接受条件，若所选FPGA逻辑单元的移动达到接受条件，则将所选FPGA逻辑单元的移动信息存入接受队列，判断所述接受队列中FPGA逻辑单元的移动信息之间是否发生冲突，若没有发生冲突，相应处理器将相应FPGA逻辑单元的移动信息移出所述接受队列并接受移动，更新数据结构，同步给其他处理器，若发生冲突，则选取任意一个处理器作为管理员重新执行接受队列中FPGA逻辑单元的移动，不需要针对处理器类型、处理器的数量和FPGA的型号进行调整，具有很高的灵活性。
fpga 布局方法装置计算机可读存储介质

[发明专利]计算节点的排序方法、系统、装置及计算机可读存储介质-CN202310619782.6在审
发明人：刘清燕;边立剑 -专利权人： 上海安路信息科技股份有限公司
申请日： 2023-05-29 - 公布日： 2023-08-25 - 主分类号： G06F30/3308 文献下载
摘要：本发明提供了一种计算节点的排序方法、系统、装置及计算机可读存储介质，所述计算节点的排序方法包括：根据权重、更新后的第i个节点的第一排序参考值和更新后的第i个节点的第二排序参考值，计算第i个节点的排序参考值，根据参考值对计算节点进行排序，从而提高了计算节点执行速度。
计算节点排序方法系统装置计算机可读存储介质

[发明专利]FPGA资源故障定位方法及系统-CN202310328579.3在审
发明人：朱文澳;陈珊;刘敏 -专利权人： 上海安路信息科技股份有限公司
申请日： 2023-03-30 - 公布日： 2023-08-04 - 主分类号： G06F11/07 文献下载
摘要：本发明提供了一种FPGA资源故障定位方法及系统，FPGA资源故障定位方法，包括通过若干测试向量对失效FPGA芯片进行复测，以得到若干复测结果，所述复测结果与所述测试向量一一对应，能够快速复现失效现象，根据若干所述复测结果以及若干所述测试向量得到若干资源列表，所述资源列表与所述复测结果一一对应，所述资源列表包括若干资源，对若干所述资源列表进行分析，以得到失效资源，通过获取资源列表并分析资源列表的方式，能够快速缩小失效范围，进而提高确定失效资源的效率。
fpga 资源故障定位方法系统

[发明专利]FPGA布线便利性接收器管脚聚合优化方法及其系统-CN202310391557.1在审
发明人：葛坤峰;刘榜;耿孝瑾;刘辰 -专利权人： 上海安路信息科技股份有限公司
申请日： 2023-04-11 - 公布日： 2023-07-25 - 主分类号： G06F30/394 文献下载
摘要：本申请涉及FPGA技术领域，公开了一种FPGA布线便利性接收器管脚聚合优化方法及其系统，可以提高RSB转换接口连接效率，节约布线的局部资源。所述方法对FPGA中的至少一个器件执行以下操作：确定一个器件所在PLB的至少一个邻近PLB作为候选PLB；选择候选PLB中的一个作为目标PLB，尝试将该器件移动到目标PLB中；如果移动后能够满足FPGA的物理约束并且移动前FPGA的管脚簇加权总量大于移动后FPGA的管脚簇加权总量，则此次移动成功。
fpga 布线便利接收器管脚聚合优化方法及其系统

[发明专利]时序优化方法、系统、装置及计算机可读存储介质-CN202310471257.4在审
发明人：周家齐 -专利权人： 上海安路信息科技股份有限公司
申请日： 2023-04-26 - 公布日： 2023-07-21 - 主分类号： G06F30/3315 文献下载
摘要：本发明提供了一种时序优化方法、系统、装置及计算机可读存储介质，所述时序优化方法，应用于FPGA的可编程逻辑单元接口与硬核接口，包括：获取FPGA可编程逻辑单元同一个接口到不同硬核接口的所有路径，并获取所有路径中的最大延迟，对不同路径插入相同或不同的延时单元，使每条路径的延迟与所述最大延迟之间的差值均小于一个延时单元的延迟，无需在FPGA端口的可编程逻辑资源中加入延迟，降低硬核出现建立时间和保持时间违例的风险。
时序优化方法系统装置计算机可读存储介质

1
2
3
4
5
6
7
8
9
下一页»
尾页
共 129 条