“上海兆芯集成电路股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]数据链路层设备及其组包方法-CN202010899772.9有效
发明人：李然月;金杰;李俊萍 -专利权人： 上海兆芯集成电路股份有限公司
申请日： 2020-08-31 - 公布日： 2023-10-27 - 主分类号： H04L69/324 文献下载
摘要：本发明提供数据链路层设备及其组包方法。数据链路层设备包括第一先进先出模块和第二先进先出模块，第二先进先出模块耦接第一先进先出模块。第一先进先出模块接收并储存来自上层模块的多笔第一数据，将多笔第一数据进行气泡挤压使得第一先进先出模块储存具有连续数据形式的第一数据。当第一先进先出模块为非空时，第一先进先出模块根据当前第一先进先出模块暂存数据量和已设置的数据长度档位产生不同长度的数据。当第二先进先出模块的数据队列有足够空间接收多笔第一数据时，第一先进先出模块才将多笔第一数据移入第二先进先出模块，并且第一先进先出模块移入包括数据长度的标头至第二先进先出模块的标头队列。由此提供高效的数据链路组包机制。
数据链设备及其方法

[发明专利]噪声检测电路-CN202010504344.1有效
发明人：邓玉林;马新闻 -专利权人： 上海兆芯集成电路股份有限公司
申请日： 2020-06-05 - 公布日： 2023-10-24 - 主分类号： H03F1/26 文献下载
摘要：一种检测电路，检测包括正相信号及负相信号的差分信号是否为噪声，包括高阈值触发器，低阈值触发器以及逻辑电路。当正相信号的电压由小于第一负向阈值变为大于第一正向阈值，高阈值触发器输出的第一控制信号由第一电平变为第二电平；当正相信号的电压由大于第一正向阈值变为小于第一负向阈值，第一控制信号由第二电平变为第一电平。当负相信号由大于第二正向阈值变为小于第二负向阈值，低阈值触发器输出的第二控制信号由第二电平变为第一电平，当负相信号的电压由小于第二负向阈值变为大于第二正向阈值，第二控制信号由第一电平变为第二电平。逻辑电路，依据第一控制信号以及第二控制信号指示所述差分信号是否为噪声。
噪声检测电路

[发明专利]输出级电路-CN202010278121.8有效
发明人：李申;刘中鼎 -专利权人： 上海兆芯集成电路股份有限公司
申请日： 2020-04-10 - 公布日： 2023-10-13 - 主分类号： H03F1/52 文献下载
摘要：一种输出级电路，包括偏置电压产生器，第一放大电路以及第二放大电路。偏置电压产生器耦接输出级电路的输出端以依据输出端的输出电压产生偏置电压。第一放大电路耦接输出级电路的输出端，第一电源端以及偏置电压产生器。第一放大电路接收并依据第一预驱动信号，第一预定电压以及偏置电压判断是否导通第一放大电路以将第一电源端的第一电压传输至所述输出端而作为输出电压。第二放大电路耦接所述输出端、第二电源端以及偏置电压产生器。第二放大电路接收并依据第二预驱动信号，第二预定电压以及偏置电压判断是否导通第二放大电路以将所述第二电源端的第二电压传输至所述输出端而作为所述输出电压。
输出电路

[发明专利]高效能复杂指令译码的微处理器-CN202010541581.5有效
发明人：管应炳;司徒加旻;黄振华 -专利权人： 上海兆芯集成电路股份有限公司
申请日： 2020-06-15 - 公布日： 2023-09-08 - 主分类号： G06F9/22 文献下载
摘要：本申请提出一种高效能复杂指令译码的微处理器。一微处理器包括一指令队列、一指令译码器、一译码控制电路以及一扩位译码控制电路。该指令译码器耦接该指令队列，且包括一复杂指令译码器。该微处理器的流水线宽度为n，且该复杂指令译码器包括k个子译码器，k大于n。该译码控制电路在该指令队列的第一个存储格弹出一复杂指令时，判断该复杂指令的一微指令数量。该扩位译码控制电路在该微指令数量大于n、且不超过k时，输出一暂停信号至该指令队列，令该指令队列暂停弹出指令，直至该复杂指令译码器完成该复杂指令的译码。
高效能复杂指令译码微处理器

[发明专利]具有串行存在检测数据的计算机系统及内存模块控制方法-CN201910593290.8有效
发明人：刘景龙;段飞;葛利;张东波 -专利权人： 上海兆芯集成电路股份有限公司
申请日： 2019-07-03 - 公布日： 2023-08-25 - 主分类号： G06F11/10 文献下载
摘要：串行存在检测数据可更新的计算机系统，以一用户端可编程存储器，储存一虚拟串行存在检测数据。该虚拟串行存在检测数据报括一内存模块的配置信息，且该虚拟串行存在检测数据的储存与一引导系统码分离。一运算单元为该内存模块运行一内存驱动器，其通过一虚拟串行存在检测模块，该内存驱动器读取该用户端可编程存储器上的该虚拟串行存在检测数据，取得该内存模块的配置信息。
具有串行存在检测数据计算机系统内存模块控制方法

[发明专利]数据压缩器以及数据压缩方法-CN202010017087.9有效
发明人：李琳;惠志强 -专利权人： 上海兆芯集成电路股份有限公司
申请日： 2020-01-08 - 公布日： 2023-08-25 - 主分类号： G06F16/901 文献下载
摘要：本发明公开一种数据压缩器及数据压缩方法，该数据压缩器包括：一哈希运算硬件，被配置为根据取自一原始数据串的一输入哈希键产生一哈希值，自一哈希表取得对应该哈希值的一哈希行，比对该哈希行的多个储存格，寻找对应该输入哈希键的至少一匹配哈希键；以及一储存器，储存该哈希表；该哈希行包括一前缀地址栏，储存一前缀地址。该哈希行的多个储存格各自载有一哈希键以及一偏移量，且该哈希运算硬件根据该前缀地址及所述匹配哈希键的该偏移量得到所述匹配哈希键的地址。
数据压缩器以及数据压缩方法

[发明专利]时数转换器-CN202010521716.1有效
发明人：周永奇;王晓光 -专利权人： 上海兆芯集成电路股份有限公司
申请日： 2020-06-10 - 公布日： 2023-08-04 - 主分类号： H03L7/113 文献下载
摘要：一种时数转换器，包括鉴频鉴相器，第一转换模块，门控环形振荡器以及计数模块。鉴频鉴相器依据第一时钟信号，第二时钟信号输出第一检测信号、第二检测信号。第一转换模块接收第一检测信号以及第二检测信号，以产生并输出第一控制信号以及第二控制信号。门控环形振荡器，接收并根据所述第一控制信号与所述第二控制信号的脉宽差输出多个时钟信号。计数模块，对多个时钟信号进行计数，以产生第一时钟信号及所述第二时钟信号的相位差。
转换器

[发明专利]多芯片系统及其数据传输方法-CN202010493507.0有效
发明人：石阳;杨浩钊;张学敏 -专利权人： 上海兆芯集成电路股份有限公司
申请日： 2020-06-03 - 公布日： 2023-07-25 - 主分类号： G06F15/163 文献下载
摘要：本发明提供一种多芯片系统及其数据传输方法。多芯片系统包括第一芯片、链路单元以及第二芯片。第一芯片包括多个传输端通道以及第一数据处理模块。多个传输端通道用以提供至少一交易信息。第一数据处理模块依据通用分组格式来转换至少一交易信息为至少一第一数据分组，并且依据特定组包格式对至少一第一数据分组进行组包，以产生第二数据分组。第一数据处理模块合并两组第二数据分组为第三数据分组，并且传输第三数据分组至链路单元。第二芯片通过所述链路单元接收第三数据分组。因此，本发明的多芯片系统及其数据传输方法可提供有效率的数据传输效果。
芯片系统及其数据传输方法

[发明专利]自动在寄存器传输级设计文件中插入特定代码的方法及装置-CN202011266605.7有效
发明人：王涛;李鹏涛;剧诺璇 -专利权人： 上海兆芯集成电路股份有限公司
申请日： 2020-11-13 - 公布日： 2023-07-25 - 主分类号： G06F30/33 文献下载
摘要：本发明提出一种自动在寄存器传输级(Register Transfer Level，RTL)设计文件中插入特定代码的方法，包括：读入一RTL文件，并根据上述RTL文件取得一储存信息；读入一插入信息，其中上述插入信息包括一待插入代码及上述待插入代码所对应一模块在上述RTL文件中的一绝对路径；由上述绝对路径中取得模块实例化名称，并将上述模块实例化名称存入一队列中；执行一插入程序，以取得一最终模块定义语句；以及在上述最终模块定义语句中插入上述待插入代码。
自动寄存器传输设计文件插入特定代码方法装置

1
共 9 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top