|
钻瓜专利网为您找到相关结果 20个,建议您 升级VIP下载更多相关专利
- [发明专利]电容等效电路及电子设备-CN202310328491.1在审
-
杨晨涛;陈伟;白瑞林
-
深圳英集芯科技股份有限公司
-
2023-03-24
-
2023-07-21
-
H03K19/02
- 本申请提供了一种电容等效电路及电子设备,该电容等效电路包括:OSC电路、比较器、运算放大器、第一充放电路、第二充放电路、电阻、电容;OSC电路的输入端分别连接电阻的两端,以及OSC电路的输出端连接第一充放电路的一个输入端和第二充放电路的一个输入端;电阻的两端还分别连接比较器的2个输入端,比较器的2个输出端分别连接第一充放电路的另一个输入端以及第二充放电路的另一个输入端;第一充放电路的输出端、第二充放电路的输出端均连接到电容的一端和运算放大器的正向输入端;运算放大器的负输入端连接运算放大器的输出端以及比较器的负输入端;比较器的正输入端连接输入电流。本申请实施例能够提供一种电容等效电路。
- 电容等效电路电子设备
- [发明专利]一种支持引脚交换的加法器布线方法-CN201580001650.0有效
-
耿嘉
-
京微雅格(北京)科技有限公司
-
2015-11-12
-
2020-08-14
-
H03K19/02
- 一种支持引脚交换的加法器布线方法,该方法包括:锁定全加器,并且确定全加器中的至少一个输入端需要接收来自PLB外的输入信号(m);确定第一查找表(LUT1)是否有未使用的输入端(F4);在有的情况下,将来自PLB外的输入信号(m)交换到第一查找表(LUT1)未使用的输入端(F4);并且将查找表的输出端(x)连接到全加器中的至少一个输入端(a)。该布线方法是基于C1的芯片架构把引脚交换技术延伸到全加器上,通过使用全加器节省了逻辑资源,有效的提高了芯片利用率,同时借助全加器的两输入端口引脚的可互换性与前端LUT的未使用的输入输出端口,并通过引脚互换技术提高了全加器的绕通性与fmax,以及全加器可选择布线的通路扩大了布线的解空间,降低了芯片整体功耗。
- 一种支持引脚交换加法器布线方法
- [发明专利]基于CMOS工艺的三值时钟发生器-CN201210377614.2有效
-
郎燕峰
-
浙江工商大学
-
2012-09-27
-
2013-02-06
-
H03K19/02
- 本发明涉及三值时钟发生器的CMOS电路设计问题。三值时钟有触发边沿多的特点,用于数字电路中有利于降低系统功耗。调查发现,目前三值时钟都只是由仿真软件通过信号源模拟产生。国内外还没有简单实用的产生三值时钟的实际电路。这里发明一种编码的方法,即用石英晶体振荡器输出的二值时钟作为输入信号对输出信号三值时钟进行编码,再根据编码方案和传输电压开关理论设计三值时钟发生器,以解决其空白的问题,促进三值时钟的实用化。模拟验证了发明的三值时钟发生器功能正确。分析表明,本三值时钟发生器结构简单,性能高,且易于数字电路里实用化。其产生高品质的三值时钟用作数字系统的时钟信号可降低系统的功耗。
- 基于cmos工艺时钟发生器
- [实用新型]门驱动器系统-CN201020249978.9有效
-
G·霍奇斯图尔
-
ABB技术有限公司
-
2010-06-24
-
2011-08-03
-
H03K19/02
- 本实用新型涉及一种门驱动器系统,其包括电源(H)和至少一个门驱动器(GD),此处各个门驱动器(GD)连接至电源(H)。电源(H)包括矩形波发生器,各个门驱动器(GD)包括供应单元(K),且供应单元(K)包括输入变压器(A),该输入变压器(A)在其初级侧处连接至矩形波发生器的输出端。备选地,电源(H)包括产生尤其梯形波形的发生器,各个门驱动器(GD)包括供应单元(K),且供应单元(K)包括输入变压器(A),该输入变压器(A)在其初级侧处连接至产生特定梯形波形的发生器的输出端。
- 驱动器系统
- [发明专利]多通道积分器-CN200910207707.9有效
-
庄凯岚;李国铭;陈英烈
-
奇景光电股份有限公司
-
2009-10-22
-
2011-05-04
-
H03K19/02
- 一种多通道积分器,包括第一开关、第二开关以及多个积分单元。第一与第二开关的第一端接收参考电压。每一个积分单元各自包括运算放大器、回授开关、第三开关、第四开关以及回授电容。运算放大器的第二输入端接收第二参考电压。回授开关的第一端与第二端分别耦接至运算放大器的第一输入端与输出端。第三开关的第一端耦接至运算放大器的第一输入端。第四开关的第一端耦接至运算放大器的输出端。回授电容的第一端耦接至第一开关的第二端以及第三开关的第二端。回授电容的第二端耦接至第二开关的第二端以及第四开关的第二端。
- 通道积分器
- [发明专利]半导体集成电路装置及电子装置-CN200710152850.3无效
-
伊藤稔
-
松下电器产业株式会社
-
2007-09-18
-
2008-03-26
-
H03K19/02
- 提供一种利用了ZSCCMOS电路的半导体集成电路装置,具有组合电路(10),该组合电路(10)包括多个逻辑门电路(11~14),接收数据保持电路(21、22)的输出。数据保持电路(21、22)在电源切断时能够继续数据的保持,且在作为控制信号NS被赋予了固定值时,输出规定的固定值。在数据保持电路(21、22)的输出为规定的固定值时,输出“L”的逻辑门电路(11、13)其电源端与模拟电源线VDDV和低电位电源线VSS连接,输出“H”的逻辑门电路(12、14)其电源端与高电位电源线VDD和模拟电源线VSSV连接。由此,当电源切断时,组合电路的各逻辑门电路的输出成为期望的状态,且在电源恢复时,组合电路可靠地返回到电源切断前的状态。
- 半导体集成电路装置电子
|