本发明包括一种用于平整化一数字逻辑模块中的电流消耗的系统。一处理电路经配置以接收一输入并在一处理时间周期期间处理所述输入以产生一输出。一非处理时间周期跟在所述输出的产生之后。所述处理电路进一步经配置以在所述处理时间周期期间得出一电流的运行范围(an active range of current)并在所述非处理时间周期期间得出一电流的非运行范围流电路,其耦接到所述处理电路且经配置以使所述处理电路在所述非处理时间周期期间运作。所述平流电路还经配置以使所述处理电路在所述非处理时间周期期间得出一电流的运行范围。