[发明专利]用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件有效

专利信息
申请号: 201980001849.1 申请日: 2019-08-23
公开(公告)号: CN110896673B 公开(公告)日: 2021-02-19
发明(设计)人: 霍宗亮;杨号号;徐伟;严萍;黄攀;周文斌 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H01L27/11578 分类号: H01L27/11578;H01L27/11582;H01L27/11568
代理公司: 北京永新同创知识产权代理有限公司 11376 代理人: 张殿慧;刘健
地址: 430074 湖北省武汉市东湖*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 利用 支撑 结构 形成 三维 存储 器件 方法 产生
【说明书】:

提供了用于形成三维(3D)存储器件的结构和方法的实施例。在一个示例中,3D存储器件包括存储堆叠层、多个沟道结构、缝隙结构和源极结构。所述存储堆叠层可以是位于衬底上的,并且可以包括在横向上在所述存储堆叠层中延伸的交织的多个导体层和多个绝缘层。所述多个沟道结构可以在纵向上贯穿所述存储堆叠层延伸到所述衬底中。所述缝隙结构可以在纵向和横向上在所述存储堆叠层中延伸,并且将所述多个存储单元划分成至少一个存储块。所述缝隙结构可以包括沿所述缝隙结构的侧壁在纵向上布置的多个凸出部分和多个凹陷部分。

对相关申请的交叉引用

本申请要求于2019年6月17日递交的中国专利申请No.201910722873.1的优先权,以引用方式将所述申请的内容全部并入本文。

技术领域

本公开内容的实施例涉及用于使用支撑结构形成三维(3D)存储器件的方法和产生的3D存储器件。

背景技术

通过改进处理技术、电路设计、编程算法和制造过程将平面存储单元缩放到更小的大小。然而,随着存储单元的特征大小逼近下限,平面工艺和制造技术变得富有挑战并且昂贵。因此,平面存储单元的存储密度逼近上限。

3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围设备。

发明内容

提供了3D存储器件和用于形成所述3D存储器件的方法的实施例。

在一个示例中,一种3D存储器件包括存储堆叠层、多个沟道结构、缝隙结构和源极结构。所述存储堆叠层可以是位于衬底之上的,并且可以包括在横向上在所述存储堆叠层中延伸的交织的多个导体层和多个绝缘层。所述多个沟道结构可以在纵向上贯穿所述存储堆叠层延伸到所述衬底中。所述多个沟道结构和所述多个导体层可以与彼此相交,并且形成多个存储单元。所述缝隙结构可以在纵向和横向上在所述存储堆叠层中延伸,并且将所述多个存储单元划分成至少一个存储块。所述缝隙结构可以包括沿所述缝隙结构的侧壁在纵向上布置的多个凸出部分和多个凹陷部分。所述源极结构可以是位于所述缝隙结构中的,并且可以包括与所述缝隙结构接触的绝缘结构和与所述绝缘结构接触并且与所述衬底接触的源极触点。

在另一个示例中,一种3D存储器件包括堆叠层结构、支撑结构、多个第一开口和至少一个堆叠层部分。所述堆叠层结构可以包括位于衬底上的交织的多个初始牺牲层和多个初始绝缘层。所述支撑结构可以包括沿横向对准并且暴露所述堆叠层结构和各自与相邻的支撑开口接触的至少一个连接部分的多个支撑开口。所述多个第一开口可以是位于被所述多个支撑开口暴露的所述堆叠层结构中的。所述多个第一开口可以暴露所述衬底。所述至少一个堆叠层部分可以是被所述至少一个连接部分覆盖的,所述至少一个堆叠层部分各自与相邻的第一开口接触。

在一个不同的示例中,一种用于形成3D存储器件的方法包括:在堆叠层结构之上形成支撑结构。所述支撑结构可以包括图案化结构层,所述图案化结构层具有沿横向对准并且暴露所述堆叠层结构和各自与相邻的支撑开口接触的至少一个连接部分的多个支撑开口,并且所述堆叠层结构可以包括交织的多个初始牺牲层和多个初始绝缘层。所述方法还包括:使用所述支撑结构作为蚀刻掩模移除被所述多个支撑开口暴露的所述堆叠层结构的部分,以便暴露所述衬底,并且形成所述堆叠层结构中的多个第一开口和被所述至少一个连接部分覆盖的至少一个堆叠层部分,所述至少一个堆叠层部分各自与相邻的第一开口接触。所述方法进一步包括:移除所述至少一个堆叠层部分以在各自与相邻的第一开口接触的所述至少一个连接部分之下形成至少一个第二开口。所述多个第一开口和所述至少一个第二开口可以形成将所述堆叠层结构划分成一对存储块部分的初始缝隙结构。所述一对存储块部分中的每个存储块部分可以包括交织的多个牺牲层和多个绝缘层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201980001849.1/2.html,转载请声明来源钻瓜专利网。

同类专利
  • 一种三维存储器的制造方法-202010325359.1
  • 张坤;周文犀;夏志良 - 长江存储科技有限责任公司
  • 2020-04-23 - 2022-12-20 - H01L27/11578
  • 本发明提供一种三维存储器的制造方法,在本发明所提供的三维存储器的制造方法中,通过部分区域含有掺杂剂的牺牲材料层,提高了同时刻蚀的刻蚀选择性,只需要一次刻蚀就能同时形成沟道孔和栅线分割槽,制造工序简单、成本低,且完全避免了沟道孔和栅线分割槽单独分批刻蚀时的对位精度难控制问题;一次刻蚀后进行其他结构层的沉积,刻蚀后材料的应力能得到充分释放,提高了结构的稳定性;此外,若干栅线分割槽呈条状结构延伸,均衡分担了刻蚀应力,进一步提高了结构的稳定性。
  • NOR型存储器件及其制造方法及包括存储器件的电子设备-202210777446.X
  • 朱慧珑 - 中国科学院微电子研究所
  • 2022-07-01 - 2022-11-01 - H01L27/11578
  • 公开了一种NOR型存储器件及其制造方法及包括该NOR型存储器件的电子设备。根据实施例,该NOR型存储器件可以包括:设置在衬底上的存储单元层,包括在竖直方向上彼此叠置的第一源/漏层、第一沟道层、第二源/漏层、第二沟道层和第三源/漏层;相对于衬底竖直延伸以穿过存储单元层的栅堆叠,包括栅导体层和设置在栅导体层与存储单元层之间的存储功能层;以及源极线接触部和体接触部中至少之一。源极线接触部相对于衬底竖直延伸以穿过存储单元层,且与存储单元层中的第一源/漏层和第三源/漏层分别电连接。体接触部相对于衬底竖直延伸以穿过存储单元层,且与存储单元层中的第一沟道层和第二沟道层分别电连接。
  • 三维存储器及其形成方法-201910842224.X
  • 李治昊;夏志良;周文犀;张帜;张中 - 长江存储科技有限责任公司
  • 2019-09-06 - 2022-07-12 - H01L27/11578
  • 本发明涉及半导体制造技术领域,尤其涉及一种三维存储器及其形成方法。所述三维存储器的形成方法包括如下步骤:提供一衬底,所述衬底上具有堆叠层,所述堆叠层包括核心区域以及围绕所述核心区域外围分布的阶梯区域;形成若干分区阶梯结构区于所述阶梯区域;形成沿第一方向排列的多个子分区结构于所述分区阶梯结构区,多个所述子分区结构的高度沿所述第一方向渐变,所述第一方向为所述阶梯区域指向所述核心区域的方向。本发明能够减少掩模版的数量以及刻蚀的次数,从而简化三维存储器的制造工艺、降低三维存储器的制造成本。
  • 存储器装置及其制造方法-201811328293.0
  • 叶腾豪;吕函庭 - 旺宏电子股份有限公司
  • 2018-11-08 - 2022-05-27 - H01L27/11578
  • 一种存储器装置,包括通过数个绝缘条带所隔离的一导电条带叠层,此导电条带叠层中的导电条带在一第一方向上延伸。存储器装置包括多个半圆柱形垂直通道结构,延伸通过此导电条带叠层中的导电条带,各半圆柱形垂直通道结构具有一分割的椭圆形截面,其具有相对于第一方向呈倾斜的一主轴。存储器装置包括位于导电条带的侧壁上的数据储存结构。半圆柱形垂直通道结构包括半导体薄膜,这些半导体薄膜具有数个外表面,其与导电条带的侧壁上的数据储存结构接触。
  • 半导体存储器件-202111276609.8
  • 李炅奂;金容锡;金一权;金炫哲;徐亨源;柳成原;弘载昊 - 三星电子株式会社
  • 2021-10-29 - 2022-05-06 - H01L27/11578
  • 提供一种具有改善的电特性的半导体存储器件。该半导体存储器件包括:第一半导体图案,其在第一方向上与衬底分离;第一栅极结构,其在第一方向上延伸并穿透第一半导体图案;第一导电连接线,其连接至第一半导体图案并在不同于第一方向的第二方向上延伸;以及第二导电连接线,其连接至第一半导体图案。第一栅极结构位于第一导电连接线和第二导电连接线之间,第一栅极结构包括第一栅电极和第一栅极绝缘膜,且第一栅极绝缘膜包括与第一半导体图案接触的第一电荷保持膜。
  • 三维半导体存储器件及其制造方法-202111429771.9
  • 郑夛恽;李星勋;尹石重;朴玄睦;申重植;尹永培 - 三星电子株式会社
  • 2017-01-06 - 2022-03-08 - H01L27/11578
  • 提供了制造三维(3D)半导体存储器件的方法。该方法可以包括:在包括单元阵列区和连接区的基板上形成包括竖直地且交替地层叠的绝缘层和水平层的薄层结构;在薄层结构上形成包括竖直地层叠的多个上水平图案的上结构,上结构在连接区上具有在第一方向上形成的第一阶梯结构以及在垂直于第一方向的第二方向上形成的第二阶梯结构;形成掩模图案,掩模图案暴露上结构的第一阶梯结构和第二阶梯结构在连接区上的一部分以及薄层结构在连接区上的一部分;以及使用掩模图案作为蚀刻掩模执行焊盘蚀刻工艺以蚀刻上结构的一部分和薄层结构的一部分。
  • 三维半导体存储器件及其制造方法-202111431970.3
  • 郑夛恽;李星勋;尹石重;朴玄睦;申重植;尹永培 - 三星电子株式会社
  • 2017-01-06 - 2022-03-08 - H01L27/11578
  • 提供了制造三维(3D)半导体存储器件的方法。该方法可以包括:在包括单元阵列区和连接区的基板上形成薄层结构;形成第一掩模图案;使用第一掩模图案作为蚀刻掩模执行第一蚀刻工艺以蚀刻薄层结构;执行减小第一掩模图案的面积的第一修整工艺;交替地且重复地执行第一蚀刻工艺和第一修整工艺以在连接区上形成上结构;形成第二掩模图案;使用第二掩模图案作为蚀刻掩模执行第二蚀刻工艺以蚀刻薄层结构和上结构;执行减小第二掩模图案的面积的第二修整工艺;以及交替地且重复地执行第二蚀刻工艺和第二修整工艺以在上结构下方形成多个中间结构。
  • 设置有背栅的三维快闪存储器-202180001835.7
  • 宋润洽;宋昌垠 - 汉阳大学校产学协力团;培迪塞有限责任公司
  • 2021-04-29 - 2022-02-25 - H01L27/11578
  • 本发明公开设置有背栅的三维快闪存储器。根据一实施例,本发明的特征在于,三维快闪存储器包括:多个字线,在基板上沿着水平方向延伸而成并依次层叠;以及多个串,贯通上述多个字线来在上述基板上沿着一方向延伸而成,上述多个串分别包括通道层以及电荷储存层,上述通道层沿着上述一方向延伸而成,上述电荷储存层以包围上述通道层的方式沿着上述一方向延伸而成,上述通道层以及上述电荷储存层形成与上述多个字线相对应的多个存储单元,上述通道层包括:背栅,以至少一部分被上述通道层包围的状态沿着上述一方向延伸而成;以及绝缘膜,在上述背栅与上述通道层之间沿着上述一方向延伸而成。
  • 半导体器件的制造方法及衬底处理装置-201710170370.3
  • 岛本聪;菊池俊之;森谷敦;中山雅则;中川崇 - 株式会社国际电气
  • 2017-03-21 - 2022-01-07 - H01L27/11578
  • 本发明涉及半导体器件的制造方法及衬底处理装置。即便对于三维结构的闪存而言,也能形成特性良好的半导体器件。包括:将衬底搬入的工序,衬底具有:层叠膜,层叠膜具有绝缘膜和牺牲膜;在层叠膜中形成的沟道孔穴;在沟道孔穴内的表面上设置的电荷俘获膜;在电荷俘获膜的表面上设置的第一沟道膜;和在沟道孔穴的底部露出的公共源极线路;接收沟道孔穴的孔径的分布信息的工序,及以基于分布信息而对孔径的分布进行修正的方式,向衬底的中心侧和外周侧分别供给第一处理气体和第二处理气体,从而在所述第一沟道膜表面上形成第二沟道膜的工序。
  • 半导体器件的制造方法及衬底处理装置-201611237956.9
  • 岛本聪;中山崇 - 株式会社国际电气
  • 2016-12-28 - 2021-12-31 - H01L27/11578
  • 本发明涉及半导体器件的制造方法及衬底处理装置。本发明提供一种即便对于三维结构的闪存而言、也能形成特性良好的半导体器件的技术。为解决上述问题,本发明提供下述技术,该技术将下述工序作为一个组合并重复多次、从而形成将绝缘膜和牺牲膜层叠而成的层叠结构,所述工序为:绝缘膜形成工序,在衬底上形成绝缘膜;牺牲膜形成工序,在所述绝缘膜上形成牺牲膜;改质工序,进行改质以降低所述牺牲膜和所述绝缘膜的膜应力差。
  • 三维半导体存储器件及其制造方法-201710011121.X
  • 郑夛恽;李星勋;尹石重;朴玄睦;申重植;尹永培 - 三星电子株式会社
  • 2017-01-06 - 2021-11-30 - H01L27/11578
  • 提供了三维(3D)半导体存储器件及其制造方法。3D半导体存储器件可以包括:基板,包括单元阵列区和连接区;下层叠结构,包括竖直地层叠在基板上的多个下电极,下层叠结构具有在连接区上在第一方向上延伸的第一阶梯结构以及在连接区上在基本上垂直于第一方向的第二方向上延伸的第二阶梯结构;以及多个中间层叠结构,竖直地层叠在下层叠结构上。每个中间层叠结构包括竖直地层叠的多个中间电极并且在连接区上具有在第二方向上延伸的第三阶梯结构。每个中间层叠结构暴露设置在其下面的中间层叠结构的第三阶梯结构。
  • 三维存储器及其制作方法-201910114818.9
  • 周玉婷;许健 - 长江存储科技有限责任公司
  • 2019-02-14 - 2021-10-19 - H01L27/11578
  • 本发明实施例公开了一种三维存储器及其制作方法,所述制作方法包括:形成贯穿第一堆叠结构的第一通孔;在所述第一堆叠结构表面和第一通孔中形成牺牲层;在所述牺牲层表面形成第一介质层;在第一介质层表面形成第二堆叠结构;形成贯穿所述第二堆叠结构的第二通孔,其中,所述第二通孔与所述第一通孔连通;形成所述第二通孔后,去除所述第一通孔中的第一介质和牺牲层。
  • 三维半导体存储器装置-202110012743.0
  • 金成吉;金智美;金廷奂 - 三星电子株式会社
  • 2021-01-06 - 2021-09-28 - H01L27/11578
  • 公开了一种半导体存储器装置。所述半导体存储器装置包括:基底,具有单元阵列区域和连接区域;电极结构,包括堆叠在基底上的电极并且在连接区域上具有阶梯结构;垂直沟道结构,位于单元阵列区域上以穿透电极结构并且电连接到基底;虚设结构,位于连接区域上以穿透阶梯结构;以及第一侧壁氧化物图案,置于基底与虚设结构之间。虚设结构包括位于基底上的上部分、与第一侧壁氧化物图案接触的中间部分以及位于中间部分下方的下部分。随着距上部分的垂直距离增大,中间部分的直径减小直到中间部分的直径达到其最小值,然后增大。
  • 三维存储器的制备方法及离子注入装置-202010873525.1
  • 孙璐 - 长江存储科技有限责任公司
  • 2020-08-26 - 2021-09-07 - H01L27/11578
  • 本申请公开了一种三维存储器的制备方法及离子注入装置。三维存储器的制备方法包括:提供衬底;在衬底上形成堆叠层,并刻蚀堆叠层,以形成贯穿堆叠层的沟道孔;对堆叠层背离衬底的表面离子注入。本申请提供的三维存储器的制备方法,通过注入离子以打断堆叠层中晶格的价键,释放堆叠层内部结构之间的应力,降低了堆叠层的翘曲度,有利于提高三维存储器绑定等工艺的准确性,从而有利于提高三维存储器制备方法的可靠性。
  • 三维存储器及其制备方法-201911100701.1
  • 白靖宇 - 长江存储科技有限责任公司
  • 2019-11-12 - 2021-09-07 - H01L27/11578
  • 本发明提供一种三维存储器及其制备方法。三维存储器的制备方法包括:提供晶圆结构与多个喷管,所述晶圆结构包括边缘结构,所述边缘结构包括多个依次设置的刻蚀区域;每个所述喷管对准一个所述刻蚀区域;每个所述喷管向对准的所述刻蚀区域喷射刻蚀液;所述刻蚀液刻蚀所述边缘结构以形成台阶结构。本发明解决了晶圆结构的边缘结构形成一个坡度较大的陡峭斜面,该陡峭斜面上通常会残留较多的残留物,陡峭斜面在经过化学机械研磨后,残留物将成为后续工序缺陷的源头,且可能造成晶圆结构的两层膜层之间出现间隙的技术问题。
  • 利用自然氧化层形成具有沟道结构的三维存储器件的方法-202010174466.9
  • 王启光;靳磊;刘红涛 - 长江存储科技有限责任公司
  • 2018-10-08 - 2021-08-27 - H01L27/11578
  • 公开了具有带有自然氧化层的沟道结构的3D存储器件及其形成方法的实施例。在示例中,公开了一种用于形成3D存储器件的方法。在衬底上形成电介质堆叠层。衬底上的电介质堆叠层包括交错的第一电介质层和第二电介质层。形成垂直延伸穿过电介质堆叠层的开口。沿着开口的侧壁形成自然氧化层。自然氧化层包括至少一些第一电介质层的自然氧化物。将沉积氧化层、存储层、隧穿层和半导体沟道按此顺序相继形成在自然氧化层之上并沿着所述开口的侧壁。通过用导体层替换电介质堆叠层中的第一电介质层,形成包括交错的导体层和第二电介质层的存储堆叠层。
  • 存储器件-202110060612.X
  • 高木世济 - 三星电子株式会社
  • 2021-01-18 - 2021-08-06 - H01L27/11578
  • 本发明公开了一种存储器件,该存储器件包括基板、堆叠结构、沟道层和分隔层。基板包括第一层、在第一层上的第二层以及在第二层上的第三层。堆叠结构包括堆叠在基板上的电极层。沟道层在垂直于基板的上表面的方向上延伸,以穿透堆叠结构并在相对于基板的上表面水平的方向上与第二层接触。分隔层将堆叠结构分成单元结构。在第一层与在分隔层中的一个或更多个下面的第二层之间的第一边界设置为低于在第一层与位于相邻的两个沟道层之间的第二层之间的第二边界。
  • 3D NAND存储器及其制造方法-201810321212.8
  • 侯朝昭;殷华湘 - 中国科学院微电子研究所
  • 2018-04-11 - 2021-07-27 - H01L27/11578
  • 本申请公开了一种3D NAND存储器及其制造方法。该存储器中的沟道层由能够稳定生长的二维材料形成。因二维材料具有更高的电子迁移率,因此,由二维材料作为沟道层材料制成的3D NAND存储器,能够实现3D NAND存储器更好的电学性能。此外,由于二维材料具有更高的载流子迁移率和速度,3D NAND存储器可以具有更好的读写效率。而且,因二维材料的薄膜厚度可达到原子级薄膜厚度,非常有利于3D NAND存储器的沟道孔的直径以及沟道孔间距的减小,从而有利于提高3D NAND存储器的存储密度。
  • 三维存储器装置-202010546903.5
  • 李宰求 - 三星电子株式会社
  • 2020-06-16 - 2021-07-23 - H01L27/11578
  • 提供了三维存储器装置,所述三维存储器装置包括:基底,包括单元区域和延伸区域;单元堆叠件,包括交替地堆叠在基底上的绝缘层和字线;沟道结构,垂直地穿过单元堆叠件;字线分离层,垂直地穿过单元堆叠件并且在第一方向上纵向地延伸;接触插塞,在延伸区域上垂直地连接到字线;以及位线,在沟道结构上在第二方向上纵向地延伸,其中,字线中的每条包括包含多晶硅的内部图案和包含金属的外部图案,外部图案围绕内部图案的外表面,沟道结构垂直地穿过内部图案,接触插塞在外部图案上。
  • 三维半导体存储器装置-202110055063.7
  • 朴京恩;沈载株;禹东城;林钟光;张在薰 - 三星电子株式会社
  • 2021-01-15 - 2021-07-20 - H01L27/11578
  • 公开了一种三维半导体存储器装置,该三维半导体存储器装置包括:衬底,其包括单元区和连接区;交替地堆叠在衬底上的多个电极间电介质层和多个电极层,其中,所述多个电极层的端部在连接区上形成台阶形状;平面化的电介质层,其位于连接区上,并且覆盖所述多个电极层的端部;以及第一异常伪竖直图案,其位于连接区上,并且在垂直于衬底的顶表面的第一方向上穿过平面化的电介质层。所述多个电极层中的至少一个设置在第一异常伪竖直图案与衬底之间,并且与第一异常伪竖直图案绝缘。
  • 三维半导体存储装置-201610645572.4
  • 李到显;宋旼莹;孙荣晥;朴泳雨;李载悳 - 三星电子株式会社
  • 2016-08-08 - 2021-07-13 - H01L27/11578
  • 提供了一种三维半导体存储装置,所述三维半导体存储装置包括:外围逻辑结构,位于半导体基底上以包括外围逻辑电路和下绝缘间隙填充层;水平半导体层,位于外围逻辑结构上;堆叠件,位于水平半导体层上,堆叠件中的每个堆叠件包括竖直堆叠在水平半导体层上的多个电极;多个竖直结构,穿过堆叠件并连接到水平半导体层。水平半导体层可以包括:第一半导体层,设置在下绝缘间隙填充层上并共掺杂有防扩散材料和第一杂质浓度的第一导电型杂质;第二半导体层,设置在第一半导体层上并掺杂有或者未掺杂有比第一杂质浓度低的第二杂质浓度的第一导电型杂质。
  • 三维存储器件及其制造方法-201980001292.1
  • 肖莉红 - 长江存储科技有限责任公司
  • 2019-06-28 - 2021-05-25 - H01L27/11578
  • 形成三维(3D)存储器件的方法的实施例包括以下操作。首先,在衬底上方交替布置的多个第一层和多个第二层的堆叠结构中形成初始沟道孔。在初始沟道孔的侧壁上的多个第一层中的每一个的侧表面和多个第二层中的每一个的侧表面之间形成偏移,以形成沟道孔。通过利用沟道形成结构填充沟道孔来形成半导体沟道,所述半导体沟道具有存储器层,所述存储器层包括均围绕相应第二层的底部的多个第一存储器部分以及均连接相邻第一存储器部分的多个第二存储器部分。
  • 一种三维存储器及其制备方法-201711165222.9
  • 赵治国;霍宗亮;李春龙;叶甜春 - 中国科学院微电子研究所
  • 2017-11-21 - 2021-05-11 - H01L27/11578
  • 本申请公开了一种三维存储器及其制备方法,所述三维存储器的制备方法在衬底表面形成了位于阵列区和台阶区的堆叠结构后,在位于所述台阶区的堆叠结构表面形成保护膜层,并对所述保护膜层进行刻蚀,在刻蚀过程中,当其他台阶的保护膜层刻蚀完成后,最靠近衬底的一级台阶侧壁的保护膜层还保留有一部分,这部分保留下来的保护膜层成为附着在最靠近衬底的一级台阶侧壁的保护结构,从而起到了对最靠近衬底的一层第一介质层和一层牺牲层的保护,避免了在后续的制备工艺中,第一介质层由于与其他和衬底的接触而发生反应的情况,从而避免了在衬底中形成非必须的氧化结构的情况出现,提升了最终形成的三维存储器的器件性能。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top