[发明专利]薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置有效

专利信息
申请号: 201710526266.3 申请日: 2017-06-30
公开(公告)号: CN107331708B 公开(公告)日: 2020-06-16
发明(设计)人: 段献学;宫奎 申请(专利权)人: 京东方科技集团股份有限公司;合肥京东方光电科技有限公司
主分类号: H01L29/786 分类号: H01L29/786;H01L21/336;H01L27/12
代理公司: 北京中博世达专利商标代理有限公司 11274 代理人: 周娟
地址: 100015 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 薄膜晶体管 制作方法 阵列 显示装置
【说明书】:

发明公开一种薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置,涉及显示技术领域,以简化薄膜晶体管的制作方法。所述制作方法包括:在衬底基板上形成有源层;在有源层的表面形成金属层;采用一次构图工艺和氧化处理工艺对金属层进行处理,使得金属层形成源漏极和钝化层;源漏极与所述有源层接触,钝化层形成在源漏极远离有源层的一侧。所述阵列基板的制作方法包括上述薄膜晶体管的制作方法。本发明提供的薄膜晶体管的制作方法用于显示装置中。

技术领域

本发明涉及显示技术领域,尤其涉及薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置。

背景技术

薄膜晶体管阵列基板是液晶显示面板的重要组成部分,其中的薄膜晶体管阵列基板中的薄膜晶体管能够控制液晶偏转,实现液晶显示面板的图像显示,因此,薄膜晶体管阵列基板的性能对液晶显示面板的图像显示效果具有很大的影响。

现有技术中,在制作薄膜晶体管时,在有源层上先形成源漏极,然后在源漏极背离有源层的表面形成覆盖源漏极的钝化层,接着在钝化层上开设过孔,使得钝化层的表面形成像素电极时,像素电极能够通过过孔与源漏极电连接。但是,需要两次成膜工艺,并结合多次构图工艺才能形成源漏极与钝化层,这使得制作薄膜晶体管的方法比较复杂。

发明内容

本发明的目的在于提供薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置,以简化薄膜晶体管的制作方法。

为了实现上述目的,本发明提供如下技术方案:

一种薄膜晶体管的制作方法,该薄膜晶体管的制作方法包括:

提供一衬底基板,在所述衬底基板上形成有源层;

在所述有源层的表面形成金属层;

采用一次构图工艺和氧化处理工艺对所述金属层进行处理,使得所述金属层形成源漏极和钝化层;所述源漏极与所述有源层接触,所述钝化层形成在所述源漏极远离所述有源层的一侧。

与现有技术相比,本发明提供的薄膜晶体管的制作方法中,由于在所述有源层的表面形成金属层,采用一次构图工艺和氧化处理工艺相结合的方式,对所述金属层进行处理,使得金属层的一部分金属材料没有被氧化,形成与有源层接触的源漏极,而金属层的另一部分金属材料被氧化成不导电的金属氧化物,形成位于源漏极远离有源层的一侧的钝化层;可见,本发明提供的薄膜晶体管的制作方法只需要一次成膜工艺,结合构图工艺和氧化处理工艺,就能够使得金属层形成源漏极和钝化层。所以,相对于现有技术,本发明提供的薄膜晶体管的制作方法的比较简单,有利于简化薄膜晶体管的制作方法。

本发明还提供了一种阵列基板的制作方法,该阵列基板的制作方法包括:

提供一衬底基板,在所述衬底基板上形成有源层;

在所述有源层的表面形成金属层;

采用一次构图工艺和氧化处理工艺对所述金属层进行处理,使得所述金属层形成源漏极、钝化层以及与源漏极连接的导电部;所述源漏极与所述有源层接触,所述钝化层形成在所述源漏极远离所述有源层的一侧;

在钝化层的表面形成像素电极,所述像素电极通过导电部与所述源漏极连接。

与现有技术相比,本发明提供的阵列基板的制作方法的有益效果与上述技术方案提供的薄膜晶体管的制作方法的有益效果相同,在此不做赘述。

在此基础上,本发明提供的阵列基板的制作方法中,还能够采用一次构图工艺和氧化处理工艺相结合的方式,在使得金属层形成源漏极和钝化层的同时,还能够形成与源漏极连接的导电部,这样直接在钝化层的表面形成像素电极时,像素电极就能够通过导电部与源漏极连接,从而跳过在钝化层上开设过孔这一工艺步骤。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;合肥京东方光电科技有限公司,未经京东方科技集团股份有限公司;合肥京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710526266.3/2.html,转载请声明来源钻瓜专利网。

同类专利
  • 半导体器件及其制备方法-202311037731.9
  • 黄鑫;陈旋旋;袁梦洁;吴家伟 - 福建省晋华集成电路有限公司
  • 2023-08-17 - 2023-10-27 - H01L29/786
  • 本发明提供了一种半导体器件,包括衬底、位于衬底上的源极结构、位于源极结构上的漏极结构、贯穿漏极结构并延伸至源极结构内的通道孔、覆盖通道孔的内壁上露出的源极结构和/或漏极结构的金属硅化物层、覆盖通道孔的内壁及金属硅化物层的通道层以及位于通道层上并填充通道孔的栅极结构。栅极结构可作为闸极,并由通道层环绕在栅极结构的外侧壁上,通道层作为闸极通道,在缩小器件几何尺寸的基础上能够保证器件的性能。金属硅化物层可以降低漏极结构和/或源极结构与通道层之间的肖特基势垒,从而进一步提高器件的性能。相应的,本发明还提供了该半导体器件的制备方法。
  • 薄膜晶体管以及薄膜晶体管的制造方法-202280017872.1
  • 今村千寻;伊藤学 - 凸版印刷株式会社
  • 2022-03-15 - 2023-10-24 - H01L29/786
  • 薄膜晶体管的栅极绝缘层由第一栅极绝缘膜和第二栅极绝缘膜构成,所述第一栅极绝缘膜由有机高分子化合物或有机无机复合材料构成,所述第二栅极绝缘膜由选自氧化硅、氮化硅、氧氮化硅及氧化铝中的任一种构成且被第一栅极绝缘膜和半导体层夹持。第一栅极绝缘膜的厚度为100nm以上且1500nm以下,第一栅极绝缘膜的厚度与杨氏模量之积为300nm·GPa以上且30000nm·GPa以下。第二栅极绝缘膜的厚度为2nm以上且30nm以下,第二栅极绝缘膜的厚度与杨氏模量之积为100nm·GPa以上且9000nm·GPa以下。
  • 半导体材料、发光器件、显示面板及显示装置-202280000202.9
  • 袁广才;胡合合;刘凤娟;宁策;李正亮 - 京东方科技集团股份有限公司
  • 2022-02-17 - 2023-10-24 - H01L29/786
  • 公开了一种半导体材料、发光器件、显示面板及显示装置,半导体材料包括:第一元素的氧化物、第二元素的氧化物、第三元素的氧化物、第四元素的氧化物与第五元素的化合物中的至少两种,且至少包括第一元素的氧化物与第五元素的化合物;第一元素包括In、Zn、Sn、Cd、Tl、Pb中至少一种,第二元素包括Ta、Ga、W、Ba、V、Hf、Nb中至少一种,第三元素包括Sn、Zr、Cr、Si中至少一种,第四元素包括Zn、Al、Sn、Ta、Hf、Zr、Ti中至少一种,第五元素的化合物包括MxA,M包括Ce、Pr、Nd、Pm、Sm、Tb和Dy中至少一种;A包括O、N、S、Se、Te、Br、I、As和B中至少一种。半导体材料迁移率高,稳定性好,可以提高TFT迁移率和提高稳定性。
  • 离子敏感薄膜晶体管及生物传感芯片-202310821343.3
  • 唐伟;郭小军 - 上海交通大学
  • 2023-07-06 - 2023-10-24 - H01L29/786
  • 本发明提供一种离子敏感薄膜晶体管及生物传感芯片,晶体管由下而上依次包括:衬底;第一栅电极;第一栅绝缘层;半导体层;第二栅绝缘层;源漏极,第二栅电极;第二栅极接触电极;第一栅电极、第一栅绝缘层、源漏电极和半导体层构成底栅晶体管,作为开关器件;源漏电极、半导体层、第二栅绝缘层、第二栅电极和第二栅极接触电极构成顶栅晶体管,作为离子敏感元件,第二栅绝缘层采用刻蚀阻挡层;顶栅晶体管和底栅晶体管构成双栅结构的离子敏感薄膜晶体管。本发明能够提高顶栅/底栅电容耦合比,显著提高离子敏感场效应晶体管对离子响应的灵敏度,实现对低浓度目标核酸序列的快速分析。
  • 一种阵列基板及其制备方法、显示装置-202011476041.X
  • 曹曙光 - 合肥维信诺科技有限公司
  • 2020-12-14 - 2023-10-24 - H01L29/786
  • 一种阵列基板及其制备方法、显示装置,阵列基板包括:衬底基板;位于所述衬底基板上的氧化物半导体薄膜晶体管,所述氧化物半导体薄膜晶体管包括氧化物半导体有源层,所述氧化物半导体有源层包括沟道区和位于沟道区两侧的源漏极区;与所述源漏极区接触的含氢层,所述含氢层适于向源漏极区中扩散氢。所述阵列基板能够提高可靠性。
  • 无机/有机混合互补型半导体器件及其制造方法-202280016632.X
  • 竹谷纯一;渡边峻一郎;熊谷翔平;韦潇竹;池田大次;佐藤弘树;赤井泰之 - 国立大学法人东京大学;株式会社大赛璐
  • 2022-02-24 - 2023-10-20 - H01L29/786
  • 本发明提供一种能廉价地制造,长期稳定性优异,p型晶体管与n型晶体管的动作的平衡良好,以高速进行动作的无机/有机混合互补型半导体器件。本公开涉及一种无机/有机混合互补型半导体器件,其包括:基板;p型有机半导体单晶层;所述基板与所述单晶层之间的n型非晶态金属氧化物无机半导体层;以及所述单晶层与所述无机半导体层之间的保护层,所述单晶层配置为:从与所述单晶层的主面垂直的方向观察时,所述单晶层的至少一部分与所述无机半导体层重叠,或所述单晶层不与所述无机半导体层重叠,所述单晶层与所述无机半导体层之间的距离为1mm以下,所述无机半导体层具有所述单晶层侧的氧缺陷量比所述基板侧的氧缺陷量多的、厚度方向的氧缺陷量的分布。
  • 薄膜晶体管及其制备方法、阵列基板、显示面板-202310899472.4
  • 刘雪;胡峻霖;马应海;陈发祥 - 云谷(固安)科技有限公司
  • 2023-07-20 - 2023-10-20 - H01L29/786
  • 本申请提供了一种薄膜晶体管及其制备方法、阵列基板、显示面板,涉及显示技术领域。该薄膜晶体管包括:基板;栅极,叠置于基板一侧;栅极绝缘层,叠置于栅极的远离基板一侧,且包裹栅极;有源层,叠置于栅极绝缘层的远离栅极一侧,且包裹栅极绝缘层;源极和漏极,叠置于有源层的远离栅极的侧面,侧面与基板的面向栅极的一侧表面相交,从而增大了栅极绝缘层和有源层的接触界面的面积,从而在该界面的尺寸较小的情况下,也能满足同样的沟道区的长这一条件,从而在源极和漏极的距离满足预设的截止距离情况下,减小了薄膜晶体管的占用空间,进而有利于实现高分辨率、窄边框的需求。
  • 薄膜晶体管及其制备方法、像素电路及显示面板-201911175613.8
  • 黄鹏;高涛;詹裕程 - 京东方科技集团股份有限公司;成都京东方光电科技有限公司
  • 2019-11-26 - 2023-10-20 - H01L29/786
  • 本申请提供了一种薄膜晶体管及其制备方法、像素电路及显示面板。所述薄膜晶体管包括衬底、有源层、栅电极、源电极与漏电极。所述有源层形成于所述衬底上,所述有源层包括第一氧化物半导体层及位于所述第一氧化物半导体层侧部的第二氧化物半导体层,所述第二氧化物半导体层与所述第一氧化物半导体层接触,所述第二氧化物半导体层用于向所述第一氧化物半导体层提供氧,使第一氧化物半导体层的氧含量提高。所述栅电极、所述源电极与所述漏电极形成于所述衬底上,所述栅电极与所述有源层互相绝缘,所述源电极及所述漏电极分别与所述有源层电连接。
  • 金属氧化物薄膜晶体管及制作方法、显示面板和显示装置-202180002372.6
  • 林滨;李梁梁;刘正;胡波;张锐;彭新林 - 京东方科技集团股份有限公司;福州京东方光电科技有限公司
  • 2021-08-31 - 2023-10-17 - H01L29/786
  • 本公开是关于一种金属氧化物薄膜晶体管及制作方法、显示面板和显示装置,属于显示技术领域。金属氧化物薄膜晶体管包括依次位于衬底基板上的栅极、栅极绝缘层、金属氧化物半导体层、源极和漏极、钝化层;源极和漏极均为叠层结构,源极或漏极的叠层结构至少包括主体金属层和电极保护层,电极保护层包含金属或金属合金;所述电极保护层至少设置在所述金属氧化物半导体层和主体金属层之间;电极保护层和主体金属层之间具有金属氧化物层,金属氧化物层的金属元素包括主体金属层的金属元素和电极保护层中的金属元素的至少一种;金属氧化物层的厚度不超过源极和漏极中任意一个电极的厚度的2%;金属氧化物层的厚度不超过电极保护层的厚度的10%。
  • 半导体装置-201780071781.5
  • 山崎舜平 - 株式会社半导体能源研究所
  • 2017-11-21 - 2023-10-17 - H01L29/786
  • 使半导体装置具有良好的电特性。另外,提供可靠性高的半导体装置。在包括作为半导体层使用金属氧化物的底栅极型晶体管的半导体装置中,金属氧化物包括源极区域、漏极区域、第一区域、第二区域及第三区域。第一区域、第二区域和第三区域都沿着沟道长度方向夹在源极区域与漏极区域之间。第二区域沿着沟道宽度方向夹在第一区域和第三区域之间,第一区域和第三区域都包括金属氧化物的端部,在沿着沟道长度方向的长度中,第二区域的长度小于第一区域的长度或第三区域的长度。
  • 低功耗双层阻挡接触式双向异或非门集成电路及制造方法-202110769076.0
  • 靳晓诗;王妍;刘溪 - 沈阳工业大学
  • 2021-07-07 - 2023-10-13 - H01L29/786
  • 本发明公开了低功耗双层阻挡接触式双向异或非门集成电路及制造方法,通过具有双层阻挡接触式结构特征的单个晶体管即可实现集成电路的异或非门逻辑功能,简化了异或非门电路结构的复杂度,易于集成电路集成度的提升,解决了源区和漏区过短,会导致由传统MOS场效应晶体管所组成异或非门集成电路功能退化和逻辑失效等问题,并使逻辑门实现了双向传输功能,因此极大地简化了异或非门电路结构的复杂度;利用源区或漏区具有双层阻挡接触式结构特征,在源区或漏区缩减至纳米级尺寸时,结合两个栅电极的共同作用,使异或非门工作在非“1”状态时功耗显著降低,在简化异或非门电路结构的同时,确保集成电路在极端尺寸下可以高性能稳定工作。
  • 半导体器件和半导体器件的制作方法-202180094159.2
  • 花田明纮;渡壁创;小野寺凉 - 株式会社日本显示器
  • 2021-12-22 - 2023-10-10 - H01L29/786
  • 显示装置的半导体器件包括:绝缘表面上的第一导电层;第一导电层上的第一绝缘层;第一绝缘层上的氧化物半导体层;氧化物半导体层上的第二导电层;和氧化物半导体层上的第三导电层,氧化物半导体层包括:第一区域;与第二导电层相接的第二区域;与第三导电层相接的第三区域;与第二导电层相接的、第一区域与第二区域之间的第一杂质区域;和与第三导电层相接的、第一区域与第三区域之间的第二杂质区域,第一杂质区域和第二杂质区域各自的电导率大于第二区域和第三区域各自的电导率。
  • 薄膜晶体管、阵列基板、显示面板及显示装置-201911146984.3
  • 赵策 - 京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
  • 2019-11-21 - 2023-10-03 - H01L29/786
  • 本发明涉及显示技术领域,公开一种薄膜晶体管、阵列基板、显示面板及显示装置。薄膜晶体管包括衬底、以及依次设置在衬底上的有源层和源漏电极层,其中,有源层包括分别与源漏电极层中的源极和漏极相连的第一部分和第二部分、以及连接于第一部分和第二部分之间的第三部分,第一部分和第二部分在垂直于衬底的方向上具有高度差。具体的,柔性显示面板在弯折时,弯折半径方向与衬底表面垂直。本发明实施例提供的薄膜晶体管中,有源层的第三部分(沟道区)沿与衬底接近垂直的延伸方向上延展,在衬底弯折过程中受到的机械应力很小,不易出现形变,不易导致TFT阈值电压漂移、器件失效等问题,从而能够提高柔性显示面板的性能和使用寿命。
  • 一种场效应晶体管及其制备方法和应用-202010284282.8
  • 郭北斗;宫建茹 - 国家纳米科学中心
  • 2020-04-13 - 2023-09-29 - H01L29/786
  • 本发明提供一种场效应晶体管及其制备方法和应用,所述场效应晶体管包括绝缘衬底,以及设置于所述绝缘衬底的绝缘层上的二维纳米材料层,所述二维纳米材料层上设置有源电极和漏电极,所述源电极和漏电极之间的导电沟道的宽度为0.5~10nm。所述场效应晶体管通过对源电极和漏电极之间导电沟道的控制,可有效改善场效应晶体管的性能和功耗。所述场效应晶体管的导电沟道通过电反馈法制备得到,所述电反馈法实现了导电沟道尺寸的精确可控,使导电沟道尺寸可低至3nm以下,能够满足硅基集成电路技术的小尺寸和高性能的需求。
  • 一种钕掺杂的氧化锆薄膜晶体管及其制备方法和应用-202110639473.6
  • 陆旭兵;李长灏 - 华南师范大学
  • 2021-06-08 - 2023-09-29 - H01L29/786
  • 本发明属于薄膜晶体管技术领域,具体涉及一种钕掺杂的氧化锆薄膜晶体管,包括衬底、覆盖在衬底上的锆钕氧化物介电薄膜层和覆盖在介电薄膜层上的氧化铟半导体层以及金属源漏电极,所述介电层的厚度为10~100nm,锆钕氧化物介电薄膜中Zr与Nd的摩尔比为100‑x:x,其中,x=0~10;半导体薄膜层的厚度为1~50nm,金属源漏电极的厚度为10~50nm。采用本发明全溶液法制备薄膜晶体管的制备工艺简单,设备要求简单,操作条件温和、且价格低廉,从而能够更有效更简单更高效率的实现产业化生产。
  • 半导体装置及制造半导体装置的方法-201880015222.7
  • 指宿勇二;冈元大作 - 索尼半导体解决方案公司
  • 2018-01-18 - 2023-09-29 - H01L29/786
  • 【问题】提供一种半导体装置,其可以在降低寄生电容的同时最小化制造成本的增加并确保高可靠性。【解决办法】提供一种半导体装置,配置有:基板,具有嵌入式绝缘膜和设置在嵌入式绝缘膜上的半导体层,在半导体层中形成的半导体元件;以及设置在半导体层上的栅极电极。栅极电极具有带状的第一电极部,在从上方观察基板时该带状的第一电极部沿第一方向,从半导体层的中心部分延伸超过半导体层的端部。在沿第一方向剖切第一电极部和基板获得的横截面中,半导体层的端部的膜厚度比半导体层的中心部分的膜厚度厚。
  • 一种利用高温生长SiO2-202010848774.5
  • 秦国轩;杨晓东;魏印龙;刘家立;魏俊青;游子璇 - 天津大学
  • 2020-08-21 - 2023-09-26 - H01L29/786
  • 本发明公开了一种利用高温生长SiO2栅介质层的硅纳米柔性薄膜晶体管制备方法,步骤依次包括PET柔性塑料衬底表面镀ITO底栅电极、采用SOI材料制作由多孔硅纳米薄膜与SOI硅基底构成双层硅贴合体、制作利用高温生长的SiO2栅介质层翻转后与硬质硅基底表面连接、N型离子注入掺杂多孔硅纳米薄膜表面制作源极与漏极金属钛电极及利用高温生长的SiO2栅介质层同硬质硅基底表面分离与ITO底栅电极连接;本发明一种利用高温生长SiO2栅介质层的硅纳米柔性薄膜晶体管制备方法制备的SiO2栅介质层的硅纳米柔性薄膜晶体管具有电学性能好、稳定性高的特点。
  • 一种共面结构的TFT器件-202320664858.2
  • 余光棋;董欣;王欢;王新志;马亮 - 信利(仁寿)高端显示科技有限公司
  • 2023-03-29 - 2023-09-26 - H01L29/786
  • 本实用新型公开了一种共面结构的TFT器件,其包括:透明衬底;形成在所述透明衬底上的栅极;形成在所述栅极和透明衬底上的绝缘层;形成在所述绝缘层上的源极和漏极,所述源极和漏极分别对应位于所述栅极的两侧;形成在所述源极和漏极上的半导体层;其中,位于所述源极和漏极正下方的所述栅极内凹以减少半导体层之外栅极与源极、漏极的交叠面积。本实用新型通过调整栅极金属和源漏极金属(源漏极包括源极和漏极)的形状、大小和相对位置来实现减少寄生电容,增大沟道电流。
  • 带有空气隔墙的二维材料器件结构及其制备方法-202310173121.5
  • 王欣然;范东旭;李卫胜;邱浩;施毅 - 南京大学
  • 2023-02-22 - 2023-09-22 - H01L29/786
  • 本发明公开带有空气隔墙的二维材料器件结构及其制备方法,该二维材料器件结构的构成包括为衬底、栅极、绝缘介质层、二维材料薄膜和源漏电极,二维材料薄膜与绝缘介质层以及被介质层包裹的栅极的侧壁形成空气隔墙,或者绝缘介质层与栅极之间形成空气隔墙。本发明的制备方法不需要额外的光刻步骤,通过调整栅极金属的蒸镀厚度即可实现。上述结构的二维材料器件结构利用了二维材料的延展性和柔性,减小了栅极与源漏电极之间的耦合,从而减小寄生电容,降低电路延迟。同时结构保证有一部分源漏电极与二维材料接触区域可以被栅极调控,避免降低电学性能,可以保持低的器件电阻。该发明可以应用于高速高频电子器件领域。
  • 薄膜晶体管以及薄膜晶体管的制造方法-202280011292.1
  • 今村千寻;伊藤学;田中幸一 - 凸版印刷株式会社
  • 2022-02-07 - 2023-09-19 - H01L29/786
  • 栅极绝缘层由第一栅极绝缘膜(21)和第二栅极绝缘膜(22)构成,所述第一栅极绝缘膜(21)覆盖支撑面的第二部分和栅极电极层且由有机高分子化合物构成,所述第二栅极绝缘膜(22)被第一栅极绝缘膜(21)和半导体层(13)夹持且由无机硅化合物构成。第二栅极绝缘膜(22)的厚度为2nm以上且30nm以下,第二栅极绝缘膜(22)的氢含量为5at%以上且13at%以下,由此可提高针对柔性基板的弯曲的薄膜晶体管的电耐久性。
  • 薄膜晶体管及其制造方法-202310829731.6
  • 黄雅琴;何毅达;蔡志鸿 - 友达光电股份有限公司
  • 2023-07-07 - 2023-09-19 - H01L29/786
  • 本发明公开一种薄膜晶体管及其制造方法,其中该薄膜晶体管包括半导体层、栅极、源极以及漏极。半导体层包括第一重掺杂区、第二重掺杂区、桥接区、第一沟道区、第二沟道区、第一轻掺杂区以及第二轻掺杂区。第一轻掺杂区连接桥接区与第一沟道区。第二轻掺杂区连接桥接区与第二沟道区。桥接区的掺杂浓度大于第一轻掺杂区以及第二轻掺杂区的掺杂浓度。栅极重叠于桥接区、第一沟道区、第二沟道区、第一轻掺杂区以及第二轻掺杂区。源极以及漏极分别电连接至第一重掺杂区以及第二重掺杂区。
  • 双掺杂源漏单晶体管同或门及制造方法-202110784870.2
  • 靳晓诗;杨敏 - 沈阳工业大学
  • 2021-07-12 - 2023-09-19 - H01L29/786
  • 本发明公开了双掺杂源漏单晶体管同或门及制造方法,通过对晶体管的源区和漏区形成具有施主掺杂和受主掺杂的两个分区,当两个信号输入端同时输入高电平或低电平时,双掺杂源漏单晶体管同或门处于电子导通状态或空穴导通状态,实现高电平输出,当两个信号输入端其中一个处于高电平而另一个处于低电平时,双掺杂源漏单晶体管同或门处于电子阻断且空穴阻断状态,实现低电平输出,从而使本发明所述的双掺杂源漏单晶体管,仅通过自身单独一个晶体管即实现了同或门逻辑,从而极大程度上降低了同或门的复杂度。
  • 半导体装置以及半导体装置的制造方法-201780089175.6
  • 冈部达;田中哲宪;家根田刚士 - 夏普株式会社
  • 2017-03-29 - 2023-09-19 - H01L29/786
  • 本发明是设置在显示装置(1)的像素电路中的半导体装置(10),从下方向侧起依次包括基板(11)、LTPS层(135SLA)、第一栅极绝缘层(14)、第一金属层(145GA、145GB)、第一平坦化层(15)、第二栅极绝缘层(16)、氧化物半导体层(165SLB)、第二金属层(165SB、165DB)、钝化层(17)以及第三金属层(165CA)。LTPS‑TFT(10A)的栅极电极(145GA)与氧化物半导体TFT(10B)的栅极电极(145GB)由第一金属层形成。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top