[发明专利]一种BISS C协议数据采集及显示装置在审
申请号: | 201510715943.7 | 申请日: | 2015-10-29 |
公开(公告)号: | CN105389286A | 公开(公告)日: | 2016-03-09 |
发明(设计)人: | 孙航;韩红霞;曹立华 | 申请(专利权)人: | 中国科学院长春光学精密机械与物理研究所 |
主分类号: | G06F13/42 | 分类号: | G06F13/42 |
代理公司: | 长春菁华专利商标代理事务所 22210 | 代理人: | 南小平 |
地址: | 130033 吉*** | 国省代码: | 吉林;22 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 biss 协议 数据 采集 显示装置 | ||
技术领域
本发明涉及数据传输协议技术领域,特别涉及一种BISSC协议数据采集及显示装置。
背景技术
BISSC是一种特殊的数据传输协议,是一种绝对式编码器与外部系统进行数据交换的数据格式。BISSC模式是一种用于编码器采集位置数据的快速同步串行接口,它是一种主-从接口。主接口控制位置获取时序和数据传输速度,而编码器为从接口,接口之间由两对单向差分线耦连接。基于BISSC模式的编码器采集及显示系统称为主接口,某型号绝对式编码器为从接口。主-从接口交换的两对数据分别称为MA和SLO,MA将位置采集请求和时序信息从主接口传输到编码器MA是从主接口传输至编码器的位置采集请求和时序信息;SLO将位置数据从编码器传输到与MA同步的主接口SLO是从编码器传输至主接口的与MA同步的位置数据信息。传输数据格式如图1所示。
BISSC模式典型的请求循环进程为:当空闲时,主接口使MA线保持高电平;编码器通过使SLO线保持高电平显示它已准备就绪;主接口通过开始在MA上传输时钟脉冲来请求位置采集;编码器通过将MA的第二上升沿的SLO线设为低电平做出响应;完成Ack周期后,编码器将数据传输到与时钟同步的主接口,如图1中所示;当所有数据都传送完毕,主接口停下时钟,将MA线设为高电平;如果编码器尚未准备进行下一个请求周期,它会将SLO线设为低电平即进入超时周期;当编码器准备进行下一请求周期时,它通过将SLO线设为高电平的方式提示主接口其准备完毕。
图1中SLO数据段中ACK是编码器读数头计算绝对位置的时间段。Start和“0”位为数据传输的起始标志,每个数据为时钟对应的1位数据,起始Start位始终为高电平,“0”位始终为低电平。位置数据为26或32位的二进制格式绝对位置数据,对于圆光栅编码器,每转正好有2n个脉冲,之后脉冲数溢出绕回到0点位置。Error为误差位,低电平有效,“1”表示结果正确,“0”表示内部检测失败。Warn为警告位,低电平有效,“0”表示应对光栅尺或读数窗口进行清洁。CRC为6位位置数据校验位,位置、错误及警告数据的CRC多项式为:x6+x1+x0,起始位和0位从CRC计算中忽略。Timeout为超时信息。另外主接口可以通过停止时钟或将MA设置为高电平的方式,在请求循环过程中随时重置光栅编码器。
目前存在的技术大部分是直接采用FPGA或DSP对BISSC数据进行接收,并不对其处理和显示;还没有如何对编码器进行置位的方法,另外也没有对采集到的编码器数据进行校验的分析过程。
发明内容
本发明要解决现有技术中的技术问题,提供一种BISSC协议数据采集及显示装置。
为了解决上述技术问题,本发明的技术方案具体如下:
一种BISSC协议数据采集及显示装置,包括:
编码器数据接收及显示板,电源和显示屏;所述电源能够对编码器数据接收及显示板进行供电;所述显示屏用于对编码器数据接收及显示板输出的数据进行显示;
所述编码器数据接收及显示板包括:DSP和FPGA,外部存储FLASH,接口芯片,时钟芯片,通讯芯片,电源芯片;
DSP通过其GPIO与FPGA进行双向通讯,负责对编码器输出数据进行计算和处理,按照需要的数据格式向串行通讯芯片发送数据;
FPGA通过与DSP的双向数据交换,向编码器提供位置采集请求和时序信息MA,将编码器以BISS协议输出的位置采集数据SLO提供给DSP,同时FPGA进行时序及逻辑控制,根据时序需要进行串口芯片的读写控制,提供外围芯片的复位控制信号。
在上述技术方案中,所述DSP包括:
方位编码器,俯仰编码器,液晶屏控制及数据输出显示模块,外部FLASH控制及编程模块,以及外部烧写程序配置模块。
在上述技术方案中,所述DSP能够:
首先进行初始化,接着主程序开始,DSP按照中断最快以40μs为周期进行数据交换和处理,通过GPIO发送位置采集请求MA,并在MA高电平期间接收位置采集数据SLO,寄存器存储SLO数据,并根据BISS协议找到一帧数据开始位置并置标志位,接着将接收到的二进制数据进行计算并转换,以“度/分/秒”的形式进行输出,并将“度/分/秒”信息显示在液晶屏的相应位置。
在上述技术方案中,所述FPGA包括:
GPIO与MA/SLO对应逻辑模块,时序及逻辑控制模块,串口芯片读写控制模块,以及整体复位信号控制模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院长春光学精密机械与物理研究所,未经中国科学院长春光学精密机械与物理研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510715943.7/2.html,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置