[发明专利]一种采用CSD工艺制备肖特基二极管P+型扩散保护环的方法

说明书

技术领域

本发明涉及半导体功率器件制造领域，特别是涉及一种肖特基整流二极管的扩散保护环的制造方法。

背景技术

随着现代功率控制电路对节能的要求的不断提高，电路中整流作用的功率整流二极管的开关性能的要求也不断提高，肖特基势垒二极管(Schottky Barrier Diodes)在低压电路中广泛使用。肖特基势垒二极管是利用金属与半导体势垒接触进行工作的一种多数载流子器件。这种二极管与普通的P-N结构型二极管相比，具有具有低正向压降、高开关速度等特点。

当前常见的肖特基结构如图1所示，其中，图中标识数字：1为硅衬底，2为N型外延层，3为贵金属层，4为保护环，5为氧化层，6为上电极，7为下电极。因为N型半导体中存在着大量的电子，贵金属层中仅有极少量的自由电子，所以电子便从浓度高的N型外延层2中向浓度低的贵金属层3中扩散。显然，贵金属层3中没有空穴，也就不存在空穴自贵金属层3向N型外延层2的扩散运动。随着电子不断从N型外延层2扩散到贵金属层3，N型外延层2的表面电子浓度表面逐渐降低，表面电中性被破坏，于是就形成势垒，其电场方向为贵金属层3至N型外延层2。但在该电场作用之下，贵金属层3中的电子也会产生从贵金属层3向N型外延层2的漂移运动，从而消弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒。

典型的肖特基二极管生产制造流程为：在带有外延层的原硅片上生长一层一定厚度的氧化层，光刻和腐蚀工艺形成保护环的沟槽，通过注入B(硼)离子，并退火形成P+保护环，再次光刻和腐蚀形成势垒窗口，通过溅射或者蒸发势垒金属，加热合金形成势垒接触，通过腐蚀去掉不需要的势垒金属，溅射或者蒸发金属电极层，并通过光刻和化学腐蚀去除不需要的金属，合金后形成正面金属电极，最后通过溅射或者蒸发形成背面电极,形成肖特基的基本结构。

其中关键的一步有保护环的掺杂制备，在肖特基二极管中P+保护环的主要作用是，增加边缘耗尽层的曲率半径，防止当电压增加时，边缘区域金属电极与半导体之间存在的边缘电场急剧增加导致边缘击穿，提升器件的击穿电压。当前肖特基二极管芯片制造流程中，主要是采用离子注入B(硼)离子的方式掺杂，形成所需的P+保护环。离子注入工艺掺杂可以减小产品制程的步骤，且退火后掺杂浓度均一性高；然而离子注入工艺同时存在缺点：

1、设备上：设备成本昂贵，同时维护频繁和维护时间长，以及设备产能低等原因导致产品成本居高不下，并容易导致产能瓶颈，造成制品的滞留和积压；

2、在工艺上：离子注入对晶圆造成晶格损失，以及较难实现较深或较浅的掺杂要求。

如何解决替代离子注入工艺方法的缺陷，降低生产成本及提高产品品质及寿命是我们目前需解决的技术难题。

发明内容

本发明所要解决的技术问题是在满足肖特基二极管芯片电参数、一致性、可靠性等条件下，使用液态源旋转涂覆扩散掺杂工艺(CSD工艺)实现P型扩散环结构的实现。利用液态源旋转涂覆扩散掺杂工艺(简称CSD工艺)制备肖特基二极管芯片P型扩散层的工艺，此掺杂工艺成本低，产量高，并能达到离子注入掺杂工艺同样的表面浓度和结深，而且使用此CSD工艺与离子注入工艺生产的肖特基二极管晶圆，在电参数、良率基本一致、工艺重复性等方面与常规离子注入工艺一致；同时使用CSD工艺时，其产品所涉及的前后工艺流程保持不变。常规离子注入工艺形成保护环结构，需要采用大束流注入机，注入机的设备购置成本高，设备维护复杂，维修人员要求高，配件消耗大；而采用此CSD工艺可以实现工艺低成本、高可靠性。

为解决上述技术问题，本发明提供的技术方案是一种一种采用CSD工艺制备肖特基二极管P+型扩散保护环的方法，其步骤包括：1旋涂：在通过刻蚀制作好保护环P+沟槽后的晶圆上，使用旋转涂覆法使晶圆上覆盖一层带有硼掺杂剂的B30液态源，并烘干，烘干后涂覆厚度在3000～6000埃；2预扩散：在氮气气氛的高温炉中进行预扩散，预扩散温度900～1100摄氏度，预扩散时间30～120分钟；

3清洗：氢氟酸溶液清洗5～10分钟，将晶圆表面的氧化层和残余有机物漂净；

4再扩散：在氮气气氛的900～1100摄氏度的高温炉中，加热30～120分钟进行进一步推进；然后降温至700～900摄氏度，在氧气和氢气氛围下进行湿氧反应150～200分钟，在P+保护环沟槽的晶圆表面形成氧化层。