“深阱”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果105207个，建议您升级VIP下载更多相关专利

[发明专利]高压半导体装置-CN202110191369.5在审
发明人：周玲君;严得绮;张宇宏;李坤宪;李凯霖 -专利权人：联华电子股份有限公司
申请日： 2021-02-19 - 公布日： 2022-08-30 - 主分类号： H01L29/06 文献下载
摘要：本发明公开一种高压半导体装置，其包括半导体基底、第一深阱区、第二深阱区、第一阱区与第二阱区。第一深阱区、第二深阱区、第一阱区与第二阱区设置于半导体基底中。第二深阱区位于第一深阱区之上，第一阱区位于第一深阱区之上，且第二阱区位于第二深阱区之上。第二深阱区的导电型态与第一深阱区的导电型态互补，第二阱区的导电型态与第一阱区以及第二深阱区的导电型态互补。第二深阱区的长度大于或等于第二阱区的长度且小于第一深阱区的长度，且第一阱区与第一深阱区相连。
高压半导体装置

[发明专利]半导体器件及其制造方法-CN200610162404.6有效
发明人：江间泰示;浅野正义;姊崎彻;有吉润一 -专利权人：富士通株式会社
申请日： 2006-11-22 - 公布日： 2008-01-02 - 主分类号： H01L27/04 文献下载
摘要：根据本发明提供了一种半导体器件，包括：p型硅衬底；形成在该硅衬底中的浅n阱；形成在该硅衬底中的浅n阱旁边的浅p阱；以及形成在该硅衬底中的浅p阱旁边的深n阱，并且该深n阱比该浅p阱深。此外，在该硅衬底中的浅p阱和深n阱之间形成有深p阱，该深p阱比该浅p阱深。
半导体器件及其制造方法

[实用新型]低压带栅单向可控硅静电防护器件-CN202121550555.5有效
发明人：汪洋;邓志勤;金湘亮;董鹏;李幸;骆生辉 -专利权人：湖南静芯微电子技术有限公司
申请日： 2021-07-08 - 公布日： 2021-11-23 - 主分类号： H01L27/02 文献下载
摘要：本实用新型实施例提供一种低压带栅单向可控硅静电防护器件，包括：P型衬底；P型衬底中设有N型埋层、N型深阱区和P型深阱区；N型深阱包括第一N阱，P型深阱包括第二P阱，N型深阱和第一N阱不等宽，P型深阱和第二P阱不等宽；第一N阱上有第一N+注入、第二P+注入、第三N+注入；N型深阱上有第四P+注入；P型深阱上设有第二P阱；第五N+注入的左部在N型深阱上，右部在P型深阱上和第二P阱上；第六N+注入的左部在第二P阱上，右部在P型深阱上；P型深阱上有第七P+注入；多晶硅栅极在第二P阱上；P型深阱的两个电极和第二P阱上的一个栅极电极均连接在一起并作为器件的阴极，第一N阱里的两个电极均连接在一起作为器件的阳极。
低压单向可控硅静电防护器件

[发明专利]高压JFET器件及工艺方法-CN201610268828.4有效
发明人：段文婷 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-04-27 - 公布日： 2019-10-11 - 主分类号： H01L29/808 文献下载
摘要：本发明公开了一种高压JFET器件，在P型衬底中具有N型深阱，在剖视角度上,N型深阱之上为场氧，场氧两端分别为JFET的源区和漏区，场氧之上覆盖多晶硅场板；所述N型深阱分为第一N型深阱及第二N型深阱两段，第一N型深阱中包含有JFET的源区，第二N型深阱中包含有JFET的漏区以及P型注入层；第一N型深阱和第二N型深阱相互独立；在第一N型深阱与第二N型深阱之间具有P阱，所述P阱与两个N型深阱均有重叠；在第一N型深阱与第二N型深阱之间同时还具有P型注入层，且此P型注入层位于P阱内的正下方，与第一N型深阱和第二N型深阱也均有重叠。
高压 jfet 器件工艺方法

[发明专利]低压带栅单向可控硅静电防护器件及其制作方法-CN202110775154.8在审
发明人：汪洋;邓志勤;金湘亮;董鹏;李幸;骆生辉 -专利权人：湖南静芯微电子技术有限公司
申请日： 2021-07-08 - 公布日： 2023-01-13 - 主分类号： H01L27/02 文献下载
摘要：本发明实施例提供一种低压带栅单向可控硅静电防护器件及其制备方法，包括：P型衬底；P型衬底中设有N型埋层、N型深阱区和P型深阱区；N型深阱包括第一N阱，P型深阱包括第二P阱，N型深阱和第一N阱不等宽，P型深阱和第二P阱不等宽；第一N阱上有第一N+注入、第二P+注入、第三N+注入；N型深阱上有第四P+注入；P型深阱上设有第二P阱；第五N+注入的左部在N型深阱上，右部在P型深阱上和第二P阱上；第六N+注入的左部在第二P阱上，右部在P型深阱上；P型深阱上有第七P+注入；多晶硅栅极在第二P阱上；P型深阱的两个电极和第二P阱上的一个栅极电极均连接在一起并作为器件的阴极，第一N阱里的两个电极均连接在一起作为器件的阳极。
低压单向可控硅静电防护器件及其制作方法

[发明专利]静电保护结构及其制备方法-CN202110658518.4在审
发明人：孙俊 -专利权人：无锡华润上华科技有限公司
申请日： 2021-06-15 - 公布日： 2022-12-16 - 主分类号： H01L27/02 文献下载
摘要：本申请涉及一种静电保护结构及其制备方法，包括衬底、埋层、第一深阱、第二深阱及第三深阱，第一深阱中设有相反导电类型的阱区和相同导电类型的重掺杂区，第二深阱及第三深阱中分别设有相同导电类型的阱区和重掺杂区，且第一深阱、第一阱区及第二阱区浮空，第一重掺杂区引出接静电电压，第六重掺杂区接地。当静电端口输入正电压时，第一重掺杂区、第一阱区、第二重掺杂区、第三重掺杂区、第二阱区及第四重掺杂区共同构成相互串联的晶体管以实现进行正向耐压；当静电端口输入负电压时，埋层、第二深阱、第三阱区、第四阱区、第三深阱、衬底及第一深阱形成寄生晶体管，第一深阱与第一阱区形成二极管，通过寄生晶体管和二极管可以进行反向耐压。
静电保护结构及其制备方法

[发明专利]高压双向可控硅静电放电保护器件及其制备方法-CN202310239043.4有效
发明人：聂卫东;邓晓军 -专利权人：无锡市晶源微电子股份有限公司
申请日： 2023-03-14 - 公布日： 2023-05-26 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及半导体技术领域，具体公开了一种高压双向可控硅静电放电保护器件及其制备方法，包括：在P型外延层内包括中心单元、第一侧单元和第二侧单元；中心单元包括在N+区、P+区以及场氧化层下方设置第一P阱以及包围第一P阱的第一深P阱区，第一深P阱区的浓度小于第一P阱的浓度；第一侧单元均包括N阱和深N阱区，深N阱区包围N阱，每个深N阱区均与第一深P阱区接触，深N阱区的浓度小于N阱的浓度；每个第二侧单元均包括第二P阱以及包围第二P阱的第二深P阱区，每个第二深P阱区均和与之相邻的深N阱区接触，第二深P阱区的浓度小于第二P阱的浓度。
高压双向可控硅静电放电保护器件及其制备方法

[发明专利]高压JFET器件及工艺方法-CN201610268941.2在审
发明人：段文婷 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-04-27 - 公布日： 2016-09-21 - 主分类号： H01L29/808 文献下载
摘要：本发明公开了一种高压JFET器件，在P型衬底中具有N型深阱，在剖视角度上,N型深阱之上为场氧，场氧两端分别为JFET的源区和漏区，场氧之上覆盖多晶硅场板；N型深阱中还具有P阱及P型注入层；所述N型深阱分为第一N型深阱及第二N型深阱两段，第一N型深阱中包含有JFET的源区、P型注入层及P阱，第二N型深阱中包含有JFET的漏区以及P型注入层；第一N型深阱和第二N型深阱之间相互独立，之间隔离2～10μm。
高压 jfet 器件工艺方法

[发明专利]一种具有降低纵向寄生晶体管效应的器件结构及其制作方法-CN201310113439.0在审
发明人：曹国豪;郑大燮 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-04-02 - 公布日： 2014-10-15 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种具有降低纵向寄生晶体管效应的器件结构及其制作方法，该器件至少包括：第一导电类型衬底；所述第一导电类型衬底中离子注入有第二导电类型的第一深阱区；所述第一深阱区上离子注入有第二导电类型的第二深阱区，其中，所述第二深阱区的掺杂浓度大于第一深阱区的掺杂浓度；所述第二深阱区上离子注入有第一导电类型的中压阱区。本发明通过在第二导电类型的第一深阱区和第一导电类型的中压阱区之间设置第二导电类型的第二深阱区，该高浓度的第二深阱区用来隔离低浓度的第一深阱区，抑制了中压阱区/第一深阱区/衬底形成的纵向晶体管的寄生效应，
一种具有降低纵向寄生晶体管效应器件结构及其制作方法

[发明专利]BCD器件深沟槽隔离方法-CN201910061588.4有效
发明人：李娜;杨新杰 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-01-23 - 公布日： 2021-04-02 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种BCD器件深沟槽隔离方法，在有源区外围是由N阱、深N阱以及深沟槽形成的隔离结构，将器件隔离在内；所述的深沟槽是在最外围呈封闭环形，作为最外围的隔离结构；所述的N阱、深N阱是在有源区与深沟槽之间，N阱位于深N阱中且N阱的宽度、深度均小于深N阱，所述N阱、深N阱位于有源区长度方向的两端，且N阱、深N阱的两端与深沟槽接触。本发明在有源区宽度方向两侧无N阱、深N阱，以降低器件占用的面积。
bcd 器件深沟隔离方法

[发明专利]一种CMOS像素传感器-CN202010693043.8有效
发明人：张亮;王萌;董家宁;王安庆;李龙 -专利权人：山东大学
申请日： 2020-07-17 - 公布日： 2021-10-08 - 主分类号： H01L27/146 文献下载
摘要：本发明公开了一种CMOS像素传感器，包括P型衬底、P型高阻外延层、N阱、P阱、深N阱和深P隔离层；其中，深N阱和P型高阻外延层形成P‑N二极管；深N阱上的N阱和N型有源区构成通路，通过金属线连接其他读出电路；深P隔离层用来隔离深N阱内的器件，深P隔离层内的N阱和P型有源区用于制作PMOS晶体管，深P隔离层内的P阱和N型有源区用于制作NMOS管。
一种 cmos 像素传感器

[发明专利]高压侧驱动器的半导体结构及其制造方法-CN200610143387.1有效
发明人：蒋秋志;黄志丰 -专利权人：崇贸科技股份有限公司
申请日： 2006-11-02 - 公布日： 2007-05-23 - 主分类号： H01L27/04 文献下载
摘要：离子掺杂接面包括一基板、一第一深阱、一第二深阱、一第一重离子掺杂区域及一第二重离子掺杂区域。第一深阱及第二深阱彼此部分连接形成于基板内，且第一深阱及第二深阱具有相同离子掺杂型态。于第一深阱内形成用以连接第一高电压的第一重离子掺杂区域，且第一重离子掺杂区域具有与第一深阱相同的离子掺杂型态。于第二深阱内形成用以连接第二高电压的第二重离子掺杂区域，且第二重离子掺杂区域具有与第一深阱相同的离子掺杂型态。
高压驱动器半导体结构及其制造方法

[实用新型]高压侧驱动器的半导体结构-CN200620157129.4无效
发明人：蒋秋志;黄志丰 -专利权人：崇贸科技股份有限公司
申请日： 2006-11-02 - 公布日： 2007-11-28 - 主分类号： H01L27/04 文献下载
摘要：离子掺杂接面包括一基板、一第一深阱、一第二深阱、一第一重离子掺杂区域及一第二重离子掺杂区域。第一深阱及第二深阱彼此部分连接形成于基板内，且第一深阱及第二深阱具有相同离子掺杂型态。于第一深阱内形成用以连接第一高电压的第一重离子掺杂区域，且第一重离子掺杂区域具有与第一深阱相同的离子掺杂型态。于第二深阱内形成用以连接第二高电压的第二重离子掺杂区域，且第二重离子掺杂区域具有与第一深阱相同的离子掺杂型态。
高压驱动器半导体结构

[发明专利]高压阱隔离方法-CN201310717897.5在审
发明人：赵鹏;张可钢;陈华伦 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-12-23 - 公布日： 2015-06-24 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种高压阱隔离方法，传统的P型衬底使用的N型高压深阱由于沟槽下方注入形成的结深大于有源区的阱注入形成的结深，导致深阱底部的浓度分布不均匀，N型深阱中P阱之间的耗尽层宽度较大，易发生耗尽层传统而漏电，本发明通过在隔离阱中增加有源区，在N型深阱注入时能使深阱底部的杂质离子浓度分布浓淡相间，改善深阱底部的杂质分布，抑制P阱之间耗尽层宽度，提高高压阱的隔离性能。
高压隔离方法

[实用新型]集成电路、ESD保护电路及微控制电路和BLE电路-CN202220481869.2有效
发明人：张虚谷;康泽华;张剑云 -专利权人：上海领帆微电子有限公司
申请日： 2022-03-07 - 公布日： 2022-07-29 - 主分类号： H01L27/02 文献下载
摘要：本申请实施例提供的一种集成电路、ESD保护电路及微控制电路和BLE电路，所述集成电路包括：衬底；第一深阱区；第二深阱区，所述第二深阱区内设有第一N型重掺杂区、第一P型重掺杂区和第二N型重掺杂区；第三深阱区，所述第三深阱区内设有第三N型重掺杂区和第二P型重掺杂区；第四深阱区，所述第四深阱区内设有第四N型重掺杂区；第五深阱区，所述第五深阱区内设有第五N型重掺杂区；所述第二深阱区和所述第三深阱区的交界处设有第三P型重掺杂区；所述第四深阱区和所述第五深阱区的交界处设有第四P型重掺杂区。
集成电路 esd 保护电路控制电路 ble

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条