专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果618307个,建议您升级VIP下载更多相关专利
  • [发明专利]极跟随器以及极跟随器的驱动方法-CN202210161258.4有效
  • 王科竣;尹桭植;朴东洙 - 北京奕斯伟计算技术股份有限公司
  • 2022-02-22 - 2022-12-27 - G05F1/56
  • 本申请提供一种极跟随器以及极跟随器的驱动方法,该极跟随器中的信号输入端连接第三电压调节模块,电源输入端连接第三电压调节模块和第一恒流模块,第三电压调节模块还连接第一电压调节模块和第四电压调节模块,第一恒流模块还连接第一电压调节模块和第二电压调节模块,第一电压调节模块还连接第四电压调节模块、第二电压调节模块和第二恒流模块,第四电压调节模块、第二恒流模块,第二电压调节模块相互连接,并连接电源输出端,第一恒流模块、第一电压调节模块和第二电压调节模块相互连接,并连接信号输出端。
  • 跟随以及驱动方法
  • [发明专利]快闪存储器及快闪存储器的形成方法-CN202011157488.0有效
  • 于涛 - 上海华虹宏力半导体制造有限公司
  • 2020-10-26 - 2023-08-08 - H10B41/30
  • 一种快闪存储器及形成方法,快闪存储器包括:衬底,所述衬底包括线浮区和若干个字线位线区,所述线浮区位于相邻的字线位线区之间,且所述线浮区与字线位线区邻接;位于线浮区内的第一掺杂区;位于第一掺杂区内和线浮区内的第二掺杂区,所述第二掺杂区的离子浓度大于所述第一掺杂区的离子浓度,且所述第二掺杂区的深度大于所述第一掺杂区的深度;位于线浮区上的浮结构,所述浮结构位于部分第一掺杂区上;位于线浮区上的擦除结构,所述擦除结构位于第二掺杂区上。
  • 闪存形成方法
  • [发明专利]一种共放大器偏置方法、装置及偏置电路-CN202111187491.1在审
  • 徐华超;胡胜发 - 广州安凯微电子股份有限公司
  • 2021-10-12 - 2022-02-25 - H03F1/30
  • 本发明公开了一种共放大器偏置方法、装置及偏置电路,其中偏置方法包括:获取共放大器中输入管的漏电压对应的第一最低饱和漏电压,以及共管的漏电压对应的第二最低饱和漏电压;根据第一最低饱和漏电压、第二最低饱和漏电压,设置共管的偏置电压,使输入管的漏电压大于等于第一最低饱和漏电压,以及共管的漏电压大于等于第二最低饱和漏电压。本发明根据第一最低饱和漏电压和第二最低饱和漏电压的值,设置共管的偏置电压,使输入管的漏电压大于等于第一最低饱和漏电压,以及共管的漏电压大于等于第二最低饱和漏电压,从而使得共放大器能够获得稳定的增益
  • 一种共源共栅放大器偏置方法装置电路
  • [发明专利]基于屏蔽结构的沟槽MOSFET-CN201410397204.3在审
  • 陈正嵘;陈晨;陈菊英 - 上海华虹宏力半导体制造有限公司
  • 2014-08-13 - 2015-04-15 - H01L29/78
  • 本发明公开了一种基于屏蔽结构的沟槽型MOSFET,控制形成在第一沟槽中并带有底部厚氧化膜,屏蔽形成在第二沟槽中,屏蔽与控制依次间隔排列。屏蔽依次穿过区和阱区所以在横向上和沟槽相隔一段距离;屏蔽第二沟槽的顶部与极接触孔连通。在极接触孔中填充有金属层并用于同时引出极,极也同时作为阱区和屏蔽的引出电极。本发明的屏蔽和控制并不形成在同一沟槽中,简化了用于隔离屏蔽与控制的相关工艺流程;同时,本发明中通过极接触孔引出的极和阱区的同时作为屏蔽的引出电极,所以不需要占用额外的面积来引出屏蔽的电极
  • 基于屏蔽结构沟槽mosfet
  • [发明专利]一种槽SOI LDMOS器件-CN201410158931.4无效
  • 石艳梅;刘继芝;代红丽 - 天津理工大学
  • 2014-04-21 - 2014-07-09 - H01L29/78
  • 一种槽SOILDMOS器件,包括衬底层、埋氧层、有源半导体层、n+漏区、槽氧层、介质埋层、槽电极、电极、p阱和漏电极并组成SOILDMOS器件,p阱内设有n+区和p+p阱欧姆接触区,槽和槽之间通过介质埋层隔离;n+区的上部与氧层、介质埋层和槽相接,p+p阱欧姆接触区的上部与槽相接本发明的优点是:该槽SOILDMOS器件中,纵向槽聚集了高电场,提高了器件横向耐压;有源半导体层的纵向电场在槽的作用下分布均匀,提高了器件纵向耐压;由于采用了槽、槽结构,P阱与纵向槽形成了纵向导电沟道
  • 一种槽栅槽源soildmos器件
  • [发明专利]半导体存储器件-CN200810204972.7无效
  • 顾靖;张博;张雄;孔蔚然 - 上海宏力半导体制造有限公司
  • 2008-12-30 - 2009-06-03 - H01L27/115
  • 本发明提出一种半导体存储器件,包括极、漏极、沟道区、控制、浮极多晶硅、字线,其中沟道区位于极和漏极之间,极多晶硅位于极上方,字线位于沟道区上方,浮位于字线和极多晶硅之间,控制位于浮上方,所述控制和字线之间具有绝缘介质层,所述绝缘介质层为氧化硅/氮化硅复合结构偏移式介质层。本发明提出的半导体存储器件,其能够减小控制和浮之间的长度差,提高控制和浮之间的耦合率,从而提高器件的性能。
  • 半导体存储器件
  • [发明专利]带续流箝位开关的单相非隔离光伏逆变器的控制方法-CN201410501343.6在审
  • 马海啸;叶海云;袁颖 - 南京邮电大学
  • 2014-09-26 - 2015-01-21 - H02M7/487
  • 本发明提供一种带续流箝位开关的单相非隔离光伏逆变器的控制方法,对逆变器中的开关管采用两段式控制:使第一开关管的控制波形和第四开关管的控制波形相同,且控制波形在逆变器输出电流正半周期为SPWM波形、负半周期为零;使第二开关管的控制波形和第三开关管的控制波形相同,且控制波形在逆变器输出电流正半周期为零、负半周期为SPWM波形;使第五开关管和第六开关管的控制波形在逆变器输出电流正半周期与第一开关管的控制波形和第四开关管的控制波形互补,在逆变器输出电流负半周期与第二开关管的控制波形和第三开关管控制波形互补。
  • 带续流箝位开关单相隔离逆变器控制方法
  • [发明专利]一种新型的射频晶体管版图结构-CN201410216642.5在审
  • 张炯;廖英豪;徐帆;程玉华 - 上海北京大学微电子研究院
  • 2014-05-22 - 2015-11-25 - H01L29/78
  • 本发明提供了射频MOS管,以提高射频MOS管的工作速度及降低其射频MOS管栅极寄生电阻导致的噪声恶化以及可靠性;该射频MOS管包括:极、漏极和栅极,衬底,所述栅极由子和连接子的侧构成,还包括连接极及端的金属层、连接漏极及漏端的漏金属层和连接侧输入端的侧金属层,其中金属层覆盖并延伸出极,其在有源区的投影与漏极和子无交叠;漏金属层覆盖并延伸出漏极,其在有源区的投影与极和子无交叠;侧金属层覆盖并延伸出侧,其在有源区的投影与极和漏极无交叠;以及金属层、漏金属层及金属层中,由相同层金属形成的部分无交叉。
  • 一种新型射频晶体管版图结构
  • [发明专利]射频金属-氧化物-半导体场效应晶体管-CN201010113496.5无效
  • 廖英豪;傅春晓;程玉华 - 上海北京大学微电子研究院
  • 2010-02-25 - 2011-08-31 - H01L29/78
  • 本发明提供了射频MOS管,以提高射频MOS管的工作速度及降低其射频MOS管栅极寄生电阻导致的噪声恶化以及可靠性;该射频MOS管包括:极、漏极和栅极,衬底,所述栅极由子和连接子的侧构成,还包括连接极及端的金属层、连接漏极及漏端的漏金属层和连接侧输入端的侧金属层,其中金属层覆盖并延伸出极,其在有源区的投影与漏极和子无交叠;漏金属层覆盖并延伸出漏极,其在有源区的投影与极和子无交叠;侧金属层覆盖并延伸出侧,其在有源区的投影与极和漏极无交叠;以及金属层、漏金属层及金属层中,由相同层金属形成的部分无交叉。
  • 射频金属氧化物半导体场效应晶体管
  • [发明专利]带隙基准电路及带隙基准电路-CN202310253865.8在审
  • 孙亚楠;王嘉奇 - 展讯通信(上海)有限公司
  • 2023-03-14 - 2023-05-05 - G05F1/56
  • 一种带隙基准电路及带隙基准电路,带隙基准电路包括:共电流镜、第一共单元、第一运算放大单元以及输出单元,其中:第一共单元,与共电流镜耦接,适于对共电流镜的输出电流进行镜像;其输出端与第一运算放大单元的偏置输入端耦接;第一运算放大单元,其第一输入端与共电流镜的第二支路耦接,其第二输入端与共电流镜的第一支路耦接,其输出端与共电流镜的控制端耦接;输出单元,其控制端与共电流镜的控制端耦接
  • 基准电路
  • [发明专利]共享线的闪存单元及其形成方法-CN201110298218.6有效
  • 曹子贵 - 上海宏力半导体制造有限公司
  • 2011-09-28 - 2012-01-11 - H01L29/40
  • 本发明的实施例提供一种共享线的闪存单元及其形成方法,所提供的共享线的闪存单元包括:半导体衬底;位于半导体衬底表面的线;依次位于所述线两侧半导体衬底表面的浮介质层、浮、控制介质层和控制;位于所述线与浮、控制之间的侧墙介质层;位于浮、控制远离线的侧壁,以及与所述侧壁近邻的半导体衬底表面的隧穿氧化层;位于所述隧穿氧化层表面的字线;位于所述字线远离线一侧的半导体衬底内的漏极;位于与线正对的半导体衬底内的极;其中,所述浮具有靠近线的掺杂类型为p型的p型掺杂端,其余部分的掺杂类型为n型。
  • 共享闪存单元及其形成方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top