|
钻瓜专利网为您找到相关结果 39391660个,建议您 升级VIP下载更多相关专利
- [发明专利]有机分子晶体构建方法及系统-CN202010832005.6在审
-
师雪坤;马健;温书豪;赖力鹏
-
深圳晶泰科技有限公司
-
2020-08-18
-
2020-12-15
-
G16B50/00
- 一种有机分子晶体构建方法及系统包括:接收晶体参数生成晶体,并按照设定格式生成晶体文件,形成核心晶体数据,将核心晶体数据存储在晶体数据库中;根据晶体结构及预设能量精度调用相应晶体能量计算算法计算晶体能量;根据晶体结构和计算的晶体能量进行优化,根据优化算法规则输出晶体参数调整值,调整晶体参数并转入晶体生成步骤,生成新的晶体,初始晶体与一次或多次优化的系列晶体形成演化关系,将晶体之间的相互演化信息存储在晶体数据库中;上述有机分子晶体构建方法及系统通过晶体演化根据晶体结构和晶体能量进行优化,根据优化算法调整晶体参数并转入晶体生成步骤进行迭代,通过迭代优化得到性质更好的晶体结构。
- 有机分子晶体构建方法系统
- [发明专利]电池模组晶体组装设备-CN201710482493.0有效
-
王球灵;李斌;王世峰;刘金成;黄皓
-
惠州金源精密自动化设备有限公司
-
2017-06-22
-
2019-04-19
-
B23P21/00
- 一种电池模组晶体组装设备,包括晶体上料装置、晶体组装装置、晶体平整装置、晶体存储装置。晶体组装装置包括:晶体组装升降驱动部、底层升降板、顶层固定板,底层升降板的板面上设有多个晶体组装定位钉,顶层固定板的板面上开设有多个晶体组装避空孔,晶体组装升降驱动部驱动底层升降板升降;晶体平整装置包括晶体平整压板及驱动晶体平整压板升降的晶体平整升降驱动部;晶体存储装置包括:晶体组装件存储箱、晶体组装件放置板、放置板升降部,晶体组装件放置板收容于晶体组装件存储箱内,放置板升降部驱动晶体组装件放置板升降。本发明的电池模组晶体组装设备,对多个子晶体进行机械自动化组装,以形成晶体模组,从而提高电池的生产效率。
- 电池模组晶体组装设备
- [实用新型]一种水冷激光晶体座组件-CN202023192167.2有效
-
肖志松
-
罗根激光科技(武汉)有限公司
-
2020-12-27
-
2021-06-25
-
H01S3/042
- 本实用新型涉及一种水冷激光晶体座组件,包括激光晶体座和激光晶体盖,激光晶体座和激光晶体盖之间连接面设置有斜面,激光晶体座和激光晶体盖之间位于斜面处设有容纳激光晶体的方形槽,激光晶体座和激光晶体盖内靠近斜面方形槽处分别设置有激光晶体座水道和激光晶体盖水道,所述激光晶体座水道和激光晶体盖水道沿斜面对称设置;本实用新型通过将激光晶体座和激光晶体盖之间连接面设置为斜面,激光晶体座和激光晶体盖之间位于斜面处设置有容纳激光晶体的方形槽,分别在激光晶体座和激光晶体盖内靠近斜面方形槽处均设置有水道,利用水道冷却实现恒温控制并降低晶体不同面的温差,达到稳定运转的目的。
- 一种水冷激光晶体组件
- [发明专利]像素电路-CN202010208235.5在审
-
郑贸薰;洪嘉泽
-
友达光电股份有限公司
-
2020-03-23
-
2020-06-02
-
G09G3/3208
- 一种像素电路,包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、存储电容及有机发光二极管。第一晶体管、第三晶体管、第六晶体管及有机发光二极管串接于系统高电压与系统低电压。第二晶体管及第四晶体管串接于数据信号与第三晶体管的控制端。存储电容耦接于第一晶体管与第三晶体管的连接点与第二晶体管与第四晶体管的连接点。第五晶体管可传送重置电压至第三晶体管。第七晶体管及第八晶体管串接于系统高电压与参考电压,第七晶体管及第八晶体管的连接点耦接至第三晶体管的控制端。
- 像素电路
- [发明专利]一种GIP电路及驱动方法-CN202110087585.5在审
-
张桂瑜
-
福建华佳彩有限公司
-
2021-01-22
-
2021-04-30
-
G09G3/20
- 本发明公布一种GIP电路及驱动方法,GIP电路包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13和电容;晶体管T1连接晶体管T12、晶体管T2、晶体管T7、晶体管T4、晶体管T3和电容的第二极板;晶体管T6连接电容的第一极板;晶体管T2连接晶体管T8和晶体管T10;电压信号VGL1连接晶体管T12、晶体管T2、晶体管T11和晶体管T10;电压信号VGL2连接晶体管T5、晶体管T13和晶体管T3;上述技术方案中,通过电压信号VGL1和电压信号VGL2来控制容易发生漏电的晶体管,这样Q点就不受漏电的影响
- 一种gip电路驱动方法
- [实用新型]一种GIP电路-CN202120179326.0有效
-
张桂瑜
-
福建华佳彩有限公司
-
2021-01-22
-
2021-09-17
-
G09G3/20
- 本实用新型公布一种GIP电路,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13和电容;晶体管T1连接晶体管T12、晶体管T2、晶体管T7、晶体管T4、晶体管T3和电容的第二极板;晶体管T6连接电容的第一极板;晶体管T2连接晶体管T8和晶体管T10;电压信号VGL1连接晶体管T12、晶体管T2、晶体管T11和晶体管T10;电压信号VGL2连接晶体管T5、晶体管T13和晶体管T3;上述技术方案中,通过电压信号VGL1和电压信号VGL2来控制容易发生漏电的晶体管,这样Q点就不受漏电的影响。
- 一种gip电路
- [发明专利]半导体基板、半导体器件及半导体基板的制造方法-CN201180009092.4无效
-
高田朋幸;山中贞则
-
住友化学株式会社
-
2011-02-23
-
2012-10-24
-
H01L21/20
- 本发明提供一种半导体基板,包括:衬底基板、形成于衬底基板上的第一晶体层、覆盖第一晶体层的第二个晶体层、与第二晶体层相接合形成的第三晶体层;第一晶体层具有:面方向与衬底基板中与第一晶体层相接触面相同的第一晶体面,以及具有与第一晶体面不同的面方向的第二晶体面;第二晶体层具有:面方向与第一晶体面相同的第三晶体面,以及面方向与第二晶体面相同的第四晶体面;第三晶体层分别与第三晶体面及第四晶体面的至少一部分相接合;第二晶体层与第二晶体面相接触区域的厚度相对于第二晶体层与第一晶体面相接触区域的厚度的比值大于第三晶体层与第四晶体面相接触区域的厚度相对于第三晶体层与第三晶体面相接触区域的厚度的比值
- 半导体半导体器件制造方法
- [实用新型]一种晶体测试装置-CN201921552336.3有效
-
毛毅
-
珠海东精大电子科技有限公司
-
2019-09-18
-
2020-07-14
-
B07C5/344
- 本实用新型公开了一种晶体测试装置,旨在提供一种能够消除产品内在品质隐患的晶体测试装置。本实用新型包括机台及晶体上料模组,机台上设置有晶体运输模组、下料模组、晶体电性测试模组及晶体敲击模组,晶体上料模组与晶体运输模组相接,晶体运输模组与晶体运输模组的一侧相接,下料模组与晶体运输模组的另一侧相接,晶体运输模组的一侧上设置有晶体测试工位,晶体电性测试模组及晶体敲击模组均与晶体测试工位配合,晶体敲击模组位于晶体电性测试模组的下方。本实用新型应用于石英晶体测试装置的技术领域。
- 一种晶体测试装置
|