专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果9486992个,建议您升级VIP下载更多相关专利
  • [发明专利]寄存传输信号映射构建方法、装置、设备和存储介质-CN202111343527.0有效
  • 魏星 - 奇捷科技(深圳)有限公司
  • 2021-11-13 - 2022-05-31 - G06F30/327
  • 本发明涉及芯片设计制造技术领域,特别是涉及一种寄存传输信号映射构建方法、装置、设备和存储介质,所述寄存传输信号映射构建方法包括:获取寄存传输代码以及与所述寄存传输代码对应的网表代码;根据所述寄存传输代码以及所述网表代码构建电路;根据电路在硬件描述语言中的语法,将电路分割成若干个的模块;采用逻辑验证方法确定模块与模块之间的对应关系;获取要构建映射关系的寄存传输信号;根据模块对应关系,确定与所述寄存传输信号对应的网表信号本发明直接根据寄存传输代码中的信号建立与网表代码中的信号的映射关系,实现简单且成本低,便于芯片的逻辑综合后的修改。
  • 寄存器传输信号映射构建方法装置设备存储介质
  • [发明专利]总线装置、总线系统和信息传输方法-CN200710005846.4有效
  • 浅野滋博;吉川宜史 - 株式会社东芝
  • 2007-02-25 - 2007-08-29 - H04L12/40
  • 一种用于在总线主设备和总线从设备之间传输信息的总线装置,包括:多个流水线寄存,其能够通过流水线处理从总线主设备向总线从设备传输信息;以及多个管理设备,其管理每个流水线寄存。此外,所述管理设备包括:保存状态保持单元,其保持保存状态作为指示对应于所述管理设备的当前的流水线寄存是否保存信息的信息;相邻的保存状态指定单元,其指定前的流水线寄存的保存状态以及后的流水线寄存的保存状态,其中,所述前的流水线寄存将信息发送至当前的流水线寄存,来自所述当前的流水线寄存的信息被传送至所述后的流水线寄存;以及传输控制单元,其确定是否传输由所述对应的流水线寄存保存的信息。
  • 总线装置系统信息传输方法
  • [发明专利]并行移位寄存的数据传输方法-CN201910763697.0有效
  • 何文俊;郭凯 - 青芯半导体科技(上海)有限公司
  • 2019-08-19 - 2021-06-25 - G06F13/38
  • 本发明提供一种并行移位寄存的数据传输方法,包括:若干的移位寄存,每移位寄存具有若干个寄存单元;第奇数拍的数据输入至第一移位寄存,各个奇数移位寄存上存储的数据移位至后一个奇数移位寄存上,各个偶数移位寄存中的一个或少数固定位置寄存逻辑翻转;第偶数拍的数据输入至第二移位寄存,各个数据偶数移位寄存上存储的数据移位至后一个偶数移位寄存上,各个奇数移位寄存中的一个或少数固定位置寄存逻辑翻转
  • 并行移位寄存器数据传输方法
  • [发明专利]一种芯片可测试设计的确定方法、设备和存储介质-CN202210343121.0有效
  • 魏星;刁屹;林德基 - 奇捷科技(深圳)有限公司
  • 2022-04-02 - 2022-06-28 - G06F30/3308
  • 本申请适用于计算机技术领域,提供了一种芯片可测试设计的确定方法、设备和存储介质,所述方法包括:获取芯片的初始版本电路对应的寄存传输信息;获取所述芯片的目标版本电路对应的寄存传输信息;根据所述初始版本电路对应的寄存传输信息与所述目标版本电路对应的寄存传输信息,确定寄存传输级差异信息组;根据所述寄存传输级差异信息组以及所述初始版本电路,确定所述芯片的目标版本电路的可测试设计。本申请通过对前后版本电路的寄存传输信息的比对获得电路差异,并以之为准自动修改生成目标版本可测试设计,相较于人工更新可测试设计效率与准确率更高,有效降低了芯片版本更新的时间成本、简化了芯片版本更新的操作
  • 一种芯片测试设计确定方法设备存储介质
  • [发明专利]一种带有仲裁的多通道DMA控制-CN201110204935.8无效
  • 沈海斌;张俊;严军;吴翔 - 浙江大学
  • 2011-07-21 - 2011-11-02 - G06F13/30
  • 本发明公开了一种带有仲裁的多通道DMA控制。现有控制传输速度比较慢,不适合高速数据传输场合。本发明包括DMA引擎、2个主设备接口、从设备接口、通道仲裁寄存堆。所述的主设备接口与总线相连,与DMA引擎相连;所述的从设备接口与总线相连,与DMA引擎相连;所述的通道仲裁与DMA引擎相连,与多路开关相连,包括的寄存有:仲裁策略寄存、轮转算法寄存、状态寄存、固定优先寄存、轮转优先寄存;所述的寄存堆与DMA引擎相连,与多路开关相连,分为主控制状态寄存和各通道寄存。本发明DMA传输速度较快,更加适合高速数据传输场合,拓展了应用范围。
  • 一种带有仲裁通道dma控制器
  • [发明专利]验证视频算法寄存传输实现的方法和系统-CN201310182511.5无效
  • 郭若杉 - 郭若杉
  • 2013-05-16 - 2014-11-26 - G06F17/50
  • 本发明公开了一种验证视频算法寄存传输实现的方法,包括:构建测试视频序列库;从所述测试视频序列库根据预定功能覆盖率选取规则选取测试序列;根据所述选取的测试序列生成测试向量,并输出给黄金C语言模型和待验证寄存传输硬件模型;对所述黄金C语言模型和待验证寄存传输硬件模型进行输出验证。本发明还公开了一种验证视频算法寄存传输实现的系统。本发明的具体实施方式通过生成测试序列自动选择程序,能够根据功能覆盖率自动挑选测试序列,并和算法参数一起组成测试向量,使算法功能覆盖率达到100%,因此提高了对视频算法寄存传输设计进行验证的效率和正确性
  • 验证视频算法寄存器传输实现方法系统
  • [发明专利]数据传输方法及装置-CN201610490326.6有效
  • 何健 - 中兴通讯股份有限公司
  • 2016-06-28 - 2021-06-04 - H04L12/46
  • 本发明提供了一种数据传输方法及装置,其中,该装置包括:预设数量的第一寄存和第二寄存,其中,预设数量的第一寄存依次级联,第二寄存与预设数量的第一寄存中的第一寄存连接,预设数量为虚拟局域网标签VlanTag的字节数;每个第一寄存用于对应的存储VlanTag的一个字节,并输出存储的VlanTag的一个字节;第二寄存用于存储输入数据,并将输入数据输出到第一寄存;其中,数据传输装置用于将第一寄存中的最后一寄存输出的数据作为输出数据
  • 数据传输方法装置
  • [发明专利]一种数据传输缓冲装置-CN201510973648.1有效
  • 梁利平;王昳;洪钦智;王志君 - 中国科学院微电子研究所
  • 2015-12-22 - 2019-01-15 - G06F13/16
  • 本发明提供了一种数据传输缓冲装置,所述装置包括:第一寄存及第二寄存;当所述第一寄存与所述第二寄存同时产生满信号时,且有数据输入,所述装置输出的反馈应答信号无效;其中,当所述反馈应答信号无效时,当前一的所述装置的上一所述装置保持当前的数据传输,确保数据传输在发生一拍阻塞时,只插入一个传输气泡,提高数据传输速率;如此,在数据传输路径中插入该装置即可打断原有的较长走线,使得主频的性能不再受核间走线过长的限制;另外,因所述第一寄存及所述第二寄存为乒乓结构,这种乒乓结构可以避免因插入寄存导致在传输路径上产生与寄存级数相应的传输气泡的现象,提高了数据传输速率。
  • 一种数据传输缓冲装置
  • [发明专利]IC测试方法及设备-CN200680039372.9无效
  • 汤姆·瓦叶尔斯 - NXP股份有限公司
  • 2006-10-12 - 2008-10-29 - G01R31/3185
  • 移位寄存电路包括多个,每个包括:串行输入(si)和串行输出(so),以及包括移位寄存电路的一个并行输出端的并行输出(wir_output)。第一移位寄存存储元件(32)用于存储从串行输入(si)接收到的信号,并把信号以扫锚链操作模式传输给串行输出(so)。第二并行寄存存储元件(38)用于存储来自第一移位寄存存储单元(32)的信号,并把信号以更新操作模式传输给并行输出(wir_output)。该还包括反馈路径(40),以测试操作模式向第一移位寄存存储单元(32)提供并行输出(wir_output)的反转版本。该配置保证每个移位寄存的测试都使用现有控制线。具体地,反转信号可以计时以通过移位寄存存储单元和并行寄存存储单元传播,并且监测输出的最终版本以表明反转信号通过传播所述电路。
  • ic测试方法设备
  • [发明专利]中断抖动抑制-CN200810176295.2有效
  • S·J·克拉斯克 - ARM有限公司
  • 2008-11-21 - 2009-05-27 - G06F13/24
  • 在接收到中断信号时,处理单元将数据值从多个寄存存储在数据堆栈上并且执行相应中断程序。其后,处理单元将数据值从数据堆栈返回给寄存并且继续当接收到中断时其执行的处理。如果当处理寄存传输给数据堆栈或从数据堆栈传输寄存值时接收到更高优先中断,则放弃该传输并且处理单元响应于更高优先中断立即开始将数据值从寄存传输给数据堆栈。
  • 中断抖动抑制

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top