|
钻瓜专利网为您找到相关结果 400320个,建议您 升级VIP下载更多相关专利
- [发明专利]半导体存储装置-CN202010817821.X在审
-
大贺淳;福田夏树;矢吹宗
-
铠侠股份有限公司
-
2020-08-14
-
2021-09-14
-
H01L25/18
- 本发明的实施方式提供一种得当地动作的半导体存储装置。实施方式的半导体存储装置具备第1芯片及第2芯片。第1芯片具备半导体衬底、及设置在半导体衬底的表面的多个晶体管。第2芯片具备多个第1导电层、多个第1半导体层、以及设置在多个第1导电层与多个第1半导体层的交叉部的多个存储单元。另外,第2芯片具备:第2半导体层,比多个第1导电层离半导体衬底远,且相接在多个第1半导体层;第3半导体层,比第2半导体层离半导体衬底远,且相接在第2半导体层;及第1绝缘层,包含比第3半导体层离半导体衬底远的部分、及相接在第2半导体层的部分。
- 半导体存储装置
- [发明专利]半导体装置及半导体装置的制造方法-CN202211228858.4在审
-
月东绫则
-
三菱电机株式会社
-
2022-10-08
-
2023-04-14
-
H01L29/861
- 提供在大电流且大电压的恢复动作中能够对半导体层完全耗尽进行抑制,能够对由大电流且大电压的恢复动作中的半导体层的完全耗尽导致的半导体装置的破损进行抑制的半导体装置以及半导体装置的制造方法。半导体装置具有:第1导电型的第1半导体层,其设置于半导体基体中的第2主面侧;第1导电型的第2半导体层,其与第1半导体层相比设置于第1主面侧,第1导电型的杂质浓度比第1半导体层低;以及第2导电型的第3半导体层,其与第2半导体层相比设置于第1主面侧,半导体基体的厚度方向上的第3半导体层的杂质浓度分布具有多个峰值,第3半导体层的厚度W满足某条件式。
- 半导体装置制造方法
- [发明专利]半导体封装件-CN202210577991.4在审
-
朴玄睦
-
三星电子株式会社
-
2022-05-25
-
2023-04-11
-
H10B80/00
- 提供了一种半导体封装件。所述半导体封装件包括:半导体结构,包括:第一接合半导体芯片;第二接合半导体芯片,位于第一接合半导体芯片上,第二接合半导体芯片在水平方向上的剖面面积小于第一接合半导体芯片在水平方向上的剖面面积;芯片连接垫,位于第一接合半导体芯片与第二接合半导体芯片之间;以及线接合垫,位于第一接合半导体芯片上且位于第二接合半导体芯片的外侧;第一堆叠半导体芯片,位于半导体结构上,并且包括位于其上表面上的第一芯片垫;以及第二堆叠半导体芯片,位于第一堆叠半导体芯片上以暴露第一芯片垫,并且包括位于其上表面上的第二芯片垫。
- 半导体封装
- [发明专利]半导体结构-CN202111512288.7在审
-
陈柏安
-
新唐科技股份有限公司
-
2021-12-07
-
2023-02-17
-
H01L29/778
- 一种半导体结构,该半导体结构包括基板、第一氮化物半导体层、第二氮化物半导体层、源极电极、漏极电极、第三氮化物半导体层、第四氮化物半导体层、第五氮化物半导体层以及栅极电极。第一氮化物半导体层以及第二氮化物半导体层依序堆叠于基板之上。源极电极以及漏极电极设置于第一氮化物半导体层之上。第四氮化物半导体层、第五氮化物半导体层、第三氮化物半导体层以及栅极电极依序堆叠于第二氮化物半导体层的顶面且位于源极电极以及漏极电极之间。第三氮化物半导体层以及第四氮化物半导体层具有P型掺杂。
- 半导体结构
- [发明专利]半导体装置-CN200710300712.5无效
-
米田阳树
-
三洋电机株式会社
-
2007-12-25
-
2008-07-02
-
H01L29/78
- 本发明提供一种半导体装置,该半导体装置具备:第一导电型的第一半导体层,其在基板的上表面上形成;第一导电型的第二半导体层,其在第一半导体层上形成;第一导电型的第三半导体层,其在第二半导体层上形成;第二导电型的第四半导体层,其在第三半导体层上形成;第一导电型的第五半导体层,其在第四半导体层上形成;和电极,在以至少贯通第五半导体层、第四半导体层及第三半导体层且到达第二半导体层的方式形成的沟部内,隔着绝缘膜而被形成。第二半导体层的上表面被配置得比电极的下端部更靠近上侧。
- 半导体装置
- [实用新型]一种抗干扰半导体结构-CN201721410001.9有效
-
张跃宏
-
镇江佳鑫精工设备有限公司
-
2017-10-27
-
2018-05-18
-
H01L23/64
- 本实用新型公开了一种抗干扰半导体结构,半导体结构包括半导体干扰组件和干扰层组件,半导体干扰组件包括半导体芯片、辅助互感器、半导体集成板和半导体芯片安装板,半导体集成板的上表面固定设置有半导体芯片安装板,半导体芯片安装板的上表面中间位置处固定设置有半导体芯片;半导体芯片放置盒内部形成密封的环境,在半导体芯片放置盒的内壁处设置有屏蔽层,因屏蔽层由第一屏蔽层、第二屏蔽层、第三屏蔽层和第四屏蔽层组成,通过多层防护,降低半导体芯片对外部元器件干扰和外部元器件干扰半导体芯片,在安装板的底面设置有引脚,随后通过引脚把半导体芯片放置盒放置到外接的集成板上,给使用者带来便利。
- 一种抗干扰半导体结构
|