钻瓜专利网为您找到相关结果
1510568 个，建议您
升级VIP 下载更多相关专利
[发明专利] 数据传输电路、方法及存储装置 -CN202110397018.X 在审
发明人：
张良
- 专利权人：
长鑫存储技术有限公司
申请日：
2021-04-13
-
公布日：
2022-10-18
-
主分类号：
G11C7/10 文献下载
摘要： 本申请涉及一种数据传输电路、方法及存储装置，比较模块用于将数据总线上的总线数据和全局 数据线上的全局 数据进行比较，输出总线数据与全局 数据不相同的位数是否超过预设阈值的比较结果；第一数据转换模块用于在比较结果超过预设阈值的情况下将总线数据取反后提供给数据总线缓冲模块，并在比较结果未超过预设阈值的情况下，将总线数据提供给数据总线缓冲模块，数据总线缓冲模块用于根据比较结果生成数据极性标识信号，并将总线数据或所述总线数据取反后的数据传输至全局 数据线 ；写电路模块用于根据数据极性标识信号将全局 数据线上的全局 数据或取反后传输至本地数据线 。数据传输 电路 方法 存储 装置
[发明专利] 本地放大电路、数据读出方法和存储器 -CN202210044983.3 在审
发明人：
汪瑛
- 专利权人：
长鑫存储技术有限公司
申请日：
2022-01-14
-
公布日：
2023-07-25
-
主分类号：
G11C7/10 文献下载
摘要： 本公开涉及半导体电路设计领域，特别涉及一种本地放大电路、数据读出方法和存储器，包括：写控制晶体管基于写使能信号，将全局 数据线 连接至本地数据线 ；列选择晶体管基于列选择信号，将位线连接至本地数据线 ；第一控制PMOS管，栅极连接本地数据线 ，源极或漏极的其中一端连接全局 数据线 ，另一端连接读控制晶体管；第二控制PMOS管，栅极连接互补本地数据线 ，源极或漏极的其中一端连接互补全局 数据线 ，另一端连接读控制晶体管；预充电模块，用于将本地数据线 和互补本地数据线 预充电至高电平；读控制晶体管基于读使能信号，将第一控制PMOS管和第二控制PMOS管与读控制晶体管相连的端子上拉/下拉至预设电平，缩短列选择信号和读使能信号之间的时间间隔本地 放大 电路 数据 读出 方法 存储器
[发明专利] 一种实现线 动画的方法、装置 -CN202011001669.4 在审
发明人：
季益明
- 专利权人：
杭州海康威视系统技术有限公司
申请日：
2020-09-22
-
公布日：
2020-12-22
-
主分类号：
G06T13/20 文献下载
摘要： 本申请公开了一种实现线 动画的方法，包括：加载既定轨迹线的轨迹点数据，其中，对于任一轨迹点，所述轨迹点数据包括轨迹点时间帧，所述轨迹点时间帧用于表示在既定的帧速率下，动画端头到达该轨迹点需要的帧数；确定当前全局 时间帧，所述当前全局 时间帧用于表示绘制当前动画线的动画端头所属的时间帧，根据所述当前全局 时间帧和所述轨迹点时间帧的关系，确定所述当前全局 时间帧下的目标轨迹点；根据目标轨迹点时间帧和所述全局 时间帧，确定绘制位置本发明简化了线 动画的处理过程，提高了动画的处理效率，从而能够实现百万级这样大规模的动画线的动画。一种 实现 动画 方法 装置
[实用新型] 写操作电路和半导体存储器 -CN201921804726.5 有效
发明人：
张良
- 专利权人：
长鑫存储技术（上海）有限公司
申请日：
2019-10-25
-
公布日：
2020-06-02
-
主分类号：
G11C11/409 文献下载
摘要： 该写操作电路包括：串并转换电路，用于对DBI端口的第一DBI数据进行串并转换，以生成供DBI信号线 传输的第二DBI数据，以及根据第二DBI数据和DQ端口的输入数据，生成数据缓冲模块的输入数据；数据缓冲模块，用于根据数据缓冲模块的输入数据，确定是否翻转全局 总线；DBI解码模块，用于根据第二DBI数据，对全局 总线数据进行解码，并将解码后的数据写入存储块，解码包括确定是否翻转全局 总线数据；预充电模块，连接于预充电信号线 ，用于将全局 总线的初始态设置为低。本申请实施例的技术方案可以实现在Precharge下拉架构下，减少全局 总线的翻转次数，从而大幅压缩电流，降低功耗。操作 电路 半导体 存储器
[实用新型] 写操作电路和半导体存储器 -CN201921804508.1 有效
发明人：
张良
- 专利权人：
长鑫存储技术（上海）有限公司
申请日：
2019-10-25
-
公布日：
2020-05-19
-
主分类号：
G11C11/409 文献下载
摘要： 该写操作电路包括：串并转换电路，用于对DBI端口的第一DBI数据进行串并转换，以生成供DBI信号线 传输的第二DBI数据，以及根据第二DBI数据和DQ端口的输入数据，生成数据缓冲模块的输入数据；数据缓冲模块，用于根据数据缓冲模块的输入数据，确定是否翻转全局 总线；DBI解码模块，用于根据第二DBI数据，对全局 总线数据进行解码，并将解码后的数据写入存储块，解码包括确定是否翻转全局 总线数据；预充电模块，连接于预充电信号线 ，用于将全局 总线的初始态设置为高。本申请实施例的技术方案可以实现在Precharge上拉架构下，减少全局 总线的翻转次数，从而大幅压缩电流，降低功耗。操作 电路 半导体 存储器
[实用新型] 读取电路及非易失性存储器器件 -CN201621091075.6 有效
发明人：
G·卡姆帕尔多 ;S·波利兹
- 专利权人：
意法半导体股份有限公司
申请日：
2016-09-28
-
公布日：
2017-09-12
-
主分类号：
G11C16/04 文献下载
摘要： 一种用于读取非易失性存储器器件的存储器单元的电路，设置有存储器阵列，其中单元以字线和位线被布置，在其之中的是与存储器单元关联的第一位线 以及第二位线 ，具有与第一位线 关联的第一电路分支和与第二位线 关联的第二电路分支，每个具有第一分压电容器耦接到其的局部节点，以及第二分压电容器耦接到其的全局 节点；解码器级，用于将局部节点耦接至第一或第二位线 并且耦接全局 节点至局部节点；以及差分比较器级，其具有能够耦接到第一电路分支或第二电路分支的全局 节点的输入，并且供应指示所存储的数据的输出信号；耦接级，用于耦接第一和第二电路分支的全局 节点；以及控制单元，用于控制解码器级、耦接级、和差分比较器级以用于生成输出信号。读取 电路 非易失性存储器 器件
