[发明专利]一种电容器的形成方法及电容器有效

专利信息
申请号: 202210340817.8 申请日: 2022-04-02
公开(公告)号: CN114937739B 公开(公告)日: 2023-01-31
发明(设计)人: 李文晓 申请(专利权)人: 威海嘉瑞光电科技股份有限公司
主分类号: H10N97/00 分类号: H10N97/00;H01L23/64;H01L23/522
代理公司: 苏州三英知识产权代理有限公司 32412 代理人: 潘时伟
地址: 264200 山东省威海市经*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种电容器的形成方法及电容器。本发明先形成第一电容器层,再形成第二电容器层,并通过第一电容器层和第二电容器层进行对应电连接,以形成具有较大电容密度的电容器;并且其中,第一电容器层依托于第一介质层,第二电容器层依托于第三介质层,以此提高电容器的可靠性。
搜索关键词: 一种 电容器 形成 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威海嘉瑞光电科技股份有限公司,未经威海嘉瑞光电科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202210340817.8/,转载请声明来源钻瓜专利网。

同类专利
  • 铁电薄膜电容的结构和制备方法-202210374731.7
  • 张禹;张恒;于方舟;李悦;孙一鸣;张敏 - 华为技术有限公司
  • 2022-04-11 - 2023-10-27 - H10N97/00
  • 本申请实施例提供了一种铁电薄膜电容以及铁电薄膜电容的制备方法,本申请提供的铁电存储电容的结构,包括:第一金属电极;第二金属电极;铁电层,所述铁电层设置于所述第一金属电极和所述第二金属电极之间;其中,所述铁电层的材料为锆掺杂二氧化铪材料,所述锆掺杂二氧化铪材料中掺杂有氮元素,该铁电薄膜电容通过在锆掺杂二氧化铪铁电层中原位注入氮元素,可以钝化薄膜沉积过程中受高温影响产生的氧空位;此外,在铁电薄膜电容使用过程中,可以于铁电层内部通过填补氧空位的方式减少电缺陷,从而改善由于氧空位累积导致的铁电薄膜印记效应和击穿现象,提高铁电薄膜电容的性能以及使用寿命。
  • 一种铁电薄膜变容器的制备方法-201810607281.5
  • 夏丰金;李惠;杨佳恒;郭广海 - 青岛科技大学
  • 2018-06-13 - 2023-10-27 - H10N97/00
  • 本发明公开了一种铁电薄膜变容器的制备方法,利用激光脉冲沉积方法在氧化镁单晶衬底上制备锰掺杂钛酸锶钡薄膜,使用匀胶机将光刻胶均匀旋涂在薄膜表面;使用热板机对光刻胶先进行烘烤,然后进行对准和曝光;曝光完成后将样品进行适当处理即可进行显影;显影完成以后利用离子束刻蚀技术将图形转移到基片上。本发明的有益效果是本方法制备的变容器可以提高可调谐滤波器的调谐幅度,同时减小了变容器体积,降低损耗。
  • 一种修饰铁电薄膜表面的方法及得到的铁电薄膜-202310897511.7
  • 田瑜;曾召利;张金星 - 中国人民解放军空军军医大学
  • 2023-07-20 - 2023-10-24 - H10N97/00
  • 本发明提供一种修饰铁电薄膜表面的方法及得到的铁电薄膜,所述方法包括:在铁电薄膜表面修饰正离子或负离子,以在铁电薄膜表面构建与铁电薄膜的初始极化方向相反的表面电场。本发明在初始极化向上铁电薄膜表面修饰H+离子等带正电荷的离子,或者在初始极化向下铁电薄膜表面修饰OH等带负电荷的离子,从而构建与初始极化方向相反(即铁电薄膜初始极化向上修饰后反转为向下,铁电薄膜初始极化向下修饰后反转为向上),与“写入”的极化状态同向的表面电场,从而使电场写入的极化状态更加稳定,提升铁电极化的保持性能。
  • 玻璃基板的热路径-202180024161.2
  • 刘凯;余晓菊;李夏;杨斌 - 高通股份有限公司
  • 2021-03-29 - 2023-10-20 - H10N97/00
  • 本文中的示例包括用于玻璃基板的导热通路,诸如由无源玻璃上器件使用的导热通路,该导热通路可以用于增强集成POG器件的导热性。通过在制造期间使用导热材料来钝化器件通路,器件通路可以能够将热量从器件传导出去。例如,通过在铜图案钝化过程中使用所选择的基于聚(对苯并二恶唑)(PBO)的材料(例如,聚对亚苯基2,6苯并二恶唑)代替常规的聚酰亚胺(PI)材料,器件的整体热性能可以得到增强。
  • 电容器、包含电容器的集成组合件和形成集成组合件的方法-201880059070.0
  • 王国镇;天池浩志;服部耕太 - 美光科技公司
  • 2018-07-12 - 2023-10-20 - H10N97/00
  • 一些实施例包含电容器。所述电容器具有第一电极,所述第一电极具有下部柱状部分以及位于所述下部柱状部分上方的上部容器部分。所述下部柱状部分具有外表面。所述上部容器部分具有内表面和外表面。介电材料衬在所述上部容器部分的所述内表面和所述外表面上并且衬在所述下部柱状部分的所述外表面上。第二电极沿所述上部容器部分的所述内表面和所述外表面以及沿所述下部柱状部分的所述外表面延伸。所述第二电极通过所述介电材料与所述第一电极间隔开。一些实施例包含具有电容器的组合件(例如,存储器阵列)。一些实施例包含形成电容器的方法。
  • 半导体装置及其制造方法-201911121738.2
  • 姜东勋 - 夏泰鑫半导体(青岛)有限公司
  • 2019-11-15 - 2023-10-17 - H10N97/00
  • 本发明提供一种用于制造半导体装置的方法,所述方法包括:提供基板,所述基板包括蚀刻停止层形成于其上;于所述蚀刻停止层上形成堆叠结构,所述堆叠结构包括下图案以及至少一上图案,其特征在于,所述下图案以及所述至少一上图案分别包括牺牲层以及形成于所述牺牲层上的支持层;形成穿透所述堆叠结构以及所述蚀刻停止层的孔洞;在所述孔洞中形成下导电图案;以第一蚀刻工艺形成穿透所述至少一上图案以及所述下图案的所述支持层的开口;以及以第二蚀刻工艺移除所述下图案的所述牺牲层及所述至少一上图案的所述牺牲层。
  • MIM电容及其制作方法-202310946000.X
  • 江红;高毅 - 上海华虹宏力半导体制造有限公司
  • 2023-07-28 - 2023-10-13 - H10N97/00
  • 本发明提供一种MIM电容及其制作方法,MIM电容包括:衬底以及位于衬底上的下极板、上极板和层间介质层;上极板呈台阶状且包括上台阶部、下台阶部和台阶侧壁;上台阶部覆盖部分下极板;上台阶部与下极板之间形成有板间介质层,下极板的侧壁与台阶侧壁之间形成有侧墙介质层;第一接触孔暴露出下台阶部的上表面;第二接触孔暴露出下极板的上表面。本发明上极板呈台阶状,上极板的电信号从下台阶部通过第一接触孔引出,降低了第一接触孔底部与第二接触孔底部二者的高度差,从而降低了刻蚀难度,避免了第一接触孔过刻蚀;第一接触孔不在上台阶部与下极板的交叠区域,彻底避免了第一接触孔过刻蚀导致的上极板与下极板短路的问题。
  • 隔离电容及隔离电路-202010133996.9
  • 陶园林 - 思瑞浦微电子科技(苏州)股份有限公司
  • 2020-02-28 - 2023-10-10 - H10N97/00
  • 本发明揭示了一种隔离电容及隔离电路,所述隔离电容包括衬底、位于衬底上的第一介质层、位于第一介质层上的若干下极板、位于下极板上的第二介质层、及位于第二介质层上的若干上极板,所述隔离电容通过下极板和/或上极板与外部芯片或系统电性连接以实现电气隔离。本发明隔离电容中衬底上设置有介质层,减小了极板之间的寄生电容,可以实现背靠背的增强型隔离;隔离电容与外部集成有信号发送/接收单元的芯片分离设置,大大降低了隔离电容及整个电路的工艺成本。
  • 半导体结构及其形成方法-202210278460.5
  • 金吉松;朱占魁 - 中芯国际集成电路制造(上海)有限公司
  • 2022-03-21 - 2023-10-03 - H10N97/00
  • 一种半导体结构及其形成方法,所述半导体结构包括:基底;第一介质层,位于所述基底上;沟槽,位于所述第一介质层中;导电层,位于所述沟槽的底部和侧壁上,所述导电层用于作为电阻结构;第二介质层,填充于形成有所述导电层的所述沟槽内。本发明实施例有利于提高所述电阻结构的等效导电截面积,有利于减小电阻结构占用的横向面积,进而有利于器件的小型化。
  • 半导体结构及半导体结构的制造方法-202110832234.2
  • 王琪 - 长鑫存储技术有限公司
  • 2021-07-22 - 2023-10-03 - H10N97/00
  • 本发明涉及半导体技术领域,提出了一种半导体结构及半导体结构的制造方法。半导体结构包括:衬底;多个下电极,多个下电极间隔地位于衬底上;保护层,保护层位于下电极的上部,并将下电极分隔开;其中,保护层的材质包括氢化非晶硬碳。通过使得保护层的材质包括氢化非晶硬碳,即保护层的硬度较高,因此在形成电容孔的过程中不会对保护层形成破坏,所以可以保证形成的下电极的质量,从而改善半导体结构的性能。
  • 一种电容孔形成的方法-202110874767.7
  • 王春阳;李振兴;邵波;刘欣然 - 长鑫存储技术有限公司
  • 2021-07-30 - 2023-09-26 - H10N97/00
  • 本申请实施例公开了一种电容孔形成的方法,该方法包括:提供一待处理晶圆;待处理晶圆包括衬底以及依次形成于衬底表面的第一介质层和第一掩膜层;根据补偿后的第一刻蚀参数对第一掩膜层进行刻蚀,形成沿第一刻蚀方向延伸的第一图形层;在第一图形层表面依次形成第二介质层和第二掩膜层;根据补偿后的第二刻蚀参数对第二掩膜层和第二介质层进行刻蚀,形成沿第二刻蚀方向延伸的第二图形层;以第一图形层和第二图形层共同作为电容图形刻蚀第一介质层,形成电容孔。这样,通过对刻蚀参数进行补偿,在刻蚀形成电容孔时,可以有效改善电容孔的倾斜现象,提高电容倾斜的工艺窗口,从而提高了产品良率。
  • 半导体装置-202211221574.2
  • 姜埈求;李珍秀 - 三星电子株式会社
  • 2022-10-08 - 2023-09-22 - H10N97/00
  • 提供了一种半导体装置。所述半导体装置包括:下结构;下电极,在下结构上;介电层,在下电极上;以及上电极,在介电层上,其中,下电极包括弯曲减小层和在弯曲减小层与介电层之间的介电常数增大层,介电常数增大层被构造为增大介电层的介电常数,并且弯曲减小层的弹性模量大于介电常数增大层的弹性模量。
  • 一种“三明治”型人工反铁电膜材料及其制备方法-202310644297.4
  • 朱汉飞;王莹;罗红钰;欧阳俊;薛银秀 - 齐鲁工业大学(山东省科学院)
  • 2023-05-31 - 2023-09-22 - H10N97/00
  • 本发明涉及一种“三明治”型人工反铁电膜材料及其制备方法。所述“三明治”型人工反铁电膜材料包括基体、底电极、缓冲层、“三明治”介电层、顶电极,基体为硅单晶基体,底电极为惰性金属电极,缓冲层为钙钛矿型氧化物,“三明治”介电层为铁电薄膜,顶电极为高电导率金属点电极。本发明提供的“三明治”型人工反铁电材料具有高耐击穿电场(≥2000kV/cm)和优异抗疲劳特性(可承受≥109次极化循环周期),而且材料体系晶化温度较低(≤500℃),利于微电子器件的集成应用。本发明可为开发新型反铁电材料体系另辟蹊径,同时能够极大拓宽反铁电材料性能调控的研究范畴。
  • 一种内埋置无源阻容元件的LCP封装基板及制作方法-202010314752.0
  • 丁蕾;刘凯;罗燕;张诚;陈桂莲;王立春 - 上海航天电子通讯设备研究所
  • 2020-04-20 - 2023-09-22 - H10N97/00
  • 本发明公开了一种内埋置无源阻容元件的LCP封装基板及制作方法,该LCP封装基板包括:薄膜阻容、LCP基板底板、至少一块LCP基板过渡片、至少两个LCP基板粘结片,以及LCP基板盖板,依次将LCP基板底板、LCP基板粘结片、LCP基板过渡片、薄膜阻容、LCP基板粘结片和LCP基板盖板进行两次层压封装,其中,一块LCP基板粘结片位于两块LCP基板之间,薄膜阻容的电极均有表层电极电镀铜柱引出。本发明利用多层层压封装方式,将高精度、高稳定性薄膜电阻和薄膜电容埋置于LCP封装基板内,其薄膜阻容可根据尺寸设计进行多层间灵活埋置,大大增加LCP基板表面利用率,提高基板组装密度。
  • 一种半导体结构及其制造方法-202210216031.5
  • 吴公一;徐亚超;刘欣然;李君才 - 长鑫存储技术有限公司
  • 2022-03-07 - 2023-09-19 - H10N97/00
  • 本公开实施例提供了一种半导体结构及其制造方法,所述半导体结构包括:衬底以及位于所述衬底表面的多个连接垫;多个电极柱,位于所述衬底上且与所述多个连接垫一一对应连接;所述电极柱包括沿垂直于所述衬底方向交替分布的第一导体层和第二导体层,所述第一导体层和所述第二导体层的材料不同,所述第一导体层的侧表面相对于所述第二导体层的侧表面向内凹进。
  • 半导体器件及其制作方法-202310944582.8
  • 崔燕雯;任媛媛;严强生;陈宏 - 上海华虹宏力半导体制造有限公司
  • 2023-07-28 - 2023-09-19 - H10N97/00
  • 本发明提供一种半导体器件及其制作方法,包括:提供衬底,衬底上形成有MIM电容;在第一层间介质层中形成第一接触孔和第二接触孔;形成浮置金属电阻的同时,形成第一金属、第二金属分别将MIM电容的上极板和下极板引出。顶部接触孔贯穿第二层间介质层暴露出浮置金属层。顶部接触孔的高度一致,方便控制浮置金属层的刻蚀损失量。顶部接触孔包括第三接触孔、第四接触孔以及第五接触孔。浮置金属电阻通过第五接触孔直接引出;MIM电容的上极板依次通过第一接触孔、第一金属和第三接触孔引出;MIM电容的下极板依次通过第二接触孔、第二金属和第四接触孔引出。减少一层掩膜版,降低了成本;解决光刻对准标记看不清的问题,提高了效率。
  • 半导体元件的形成方法-202310097379.1
  • 陈良湘;苏劲宇;许哲誌 - 台湾积体电路制造股份有限公司
  • 2023-02-10 - 2023-09-15 - H10N97/00
  • 揭露一种半导体元件的形成方法。此方法包含形成多个绝缘区于半导体基材上,形成保护层于半导体基材的电阻区中,在形成保护层后,蚀刻栅极介电层,以形成晶体管的第一栅极介电层及第二栅极介电层于半导体基材的晶体管区中,移除保护层,分别形成第一虚设栅极堆叠及第二虚设栅极堆叠于第一虚设栅极堆叠及第二栅极介电层上,形成电阻于电阻区中,形成第三虚设栅极堆叠及第四虚设栅极堆叠于电阻上,以及以导电材料取代第一虚设栅极堆叠、第二虚设栅极堆叠、第三虚设栅极堆叠及第四虚设栅极堆叠的每一者。
  • 半导体器件-202310246383.X
  • 朴正敏;林汉镇;丁炯硕 - 三星电子株式会社
  • 2023-03-07 - 2023-09-12 - H10N97/00
  • 一种半导体器件包括电容器结构。该电容器结构包括在第一方向上顺序堆叠的底电极、电介质层和顶电极。电介质层包括插设在底电极和顶电极之间并在第一方向上交替堆叠的第一电介质层和第二电介质层。第一电介质层包括铁电材料,第二电介质层包括反铁电材料。最下面的第二电介质层插设在最下面的第一电介质层和底电极之间,最上面的第二电介质层插设在最上面的第一电介质层和顶电极之间。
  • 电容器及其制造方法-202310954097.9
  • 徐瑞璋;薛广杰;李乐;朱奎 - 武汉新芯集成电路制造有限公司
  • 2023-07-31 - 2023-09-12 - H10N97/00
  • 本发明提供一种电容器及其制造方法,电容器的制造方法包括:提供一衬底;形成自下向上的下极板层、第一介质层和上极板层于所述衬底上;执行干法刻蚀工艺,以形成上极板,并刻蚀停止于所述第一介质层中;执行湿法刻蚀工艺,以去除所述上极板边缘下方暴露出的所述第一介质层;刻蚀所述下极板层,以形成下极板。本发明的技术方案能够提高电容器的可靠性。
  • 半导体器件-202310146737.3
  • 朴正敏;林汉镇;丁炯硕 - 三星电子株式会社
  • 2023-02-09 - 2023-09-12 - H10N97/00
  • 一种半导体器件,包括电容器结构。电容器结构包括在第一方向上堆叠的底部电极、电介质层和顶部电极。电介质层包括第一电介质层、在第一方向上堆叠在第一电介质层上的第二电介质层、以及提供在第一电介质层中的第一杂质。第一电介质层包括铁电材料,第二电介质层包括反铁电材料。
  • 双面电容结构及其形成方法-202010498454.1
  • 陆勇 - 长鑫存储技术有限公司
  • 2020-06-04 - 2023-09-12 - H10N97/00
  • 本发明涉及一种双面电容结构及其形成方法。所述双面电容结构的形成方法包括如下步骤:提供基底;形成叠层结构于所述基底上;沿垂直于所述基底的方向形成电容孔贯穿所述叠层结构,所述叠层结构包括交替叠置的牺牲层和支撑层;形成辅助层覆盖于所述电容孔侧壁;形成第一电极层覆盖所述辅助层表面;去除所述叠层结构顶部的部分所述支撑层,以形成开口暴露所述牺牲层;沿所述开口同时去除所述牺牲层和所述辅助层,以形成空隙于所述支撑层和所述第一电极层之间;形成覆盖于所述第一电极层表面的电介质层、以及覆盖于所述电介质层表面的第二电极层,所述空隙内至少填充有所述电介质层。本发明能够提高双面电容结构的横向稳定性。
  • MIM电容及其制备方法-202310988889.8
  • 朱苗 - 荣芯半导体(淮安)有限公司
  • 2023-08-08 - 2023-09-08 - H10N97/00
  • 本发明提供一种MIM电容及其制备方法,所述方法包括:提供基底,所述基底上形成有第一电极层和覆盖所述第一电极层的绝缘层;在所述绝缘层上沉积形成第二电极层,所述第二电极层包括覆盖所述绝缘层的种子层和位于所述种子层上的第一子电极层。通过本发明的方法,可以使得种子层与绝缘层接触的面更加平整,减少绝缘层接触的第二电极层中的尖端晶粒。
  • 铁电随机存取存储器(FRAM)电容器和构造方法-202180089580.4
  • 冷耀俭 - 微芯片技术股份有限公司
  • 2021-12-09 - 2023-09-01 - H10N97/00
  • 本发明提供了铁电随机存取存储器(FRAM)电容器和形成FRAM电容器的方法。FRAM电容器可形成在相邻金属互连层之间或硅化有源层(例如,包括MOSFET器件)与第一金属互连层之间。该FRAM电容器可通过镶嵌过程形成,该镶嵌过程包括在电介质区中形成桶开口、形成杯形底部电极、在由该杯形底部电极限定的内部开口中形成杯形铁电元件以及在由该杯形铁电元件限定的内部开口中形成顶部电极。该FRAM电容器可形成FRAM存储器单元的部件。例如,FRAM存储器单元可包括一个FRAM电容器和一个晶体管(1T1C配置)或两个FRAM电容器和两个晶体管(2T2C配置)。
  • 一种半导体器件的制作方法-202210146243.0
  • 尹洪权;杨涛;胡艳鹏;李俊峰;王文武 - 中国科学院微电子研究所;真芯(北京)半导体有限责任公司
  • 2022-02-17 - 2023-08-29 - H10N97/00
  • 本发明公开一种半导体器件的制作方法,涉及半导体技术领域,采用湿法刻蚀和干法刻蚀两种方式去除牺牲层,降低支撑结构的厚度,增大下电极与介电层的接触面积,使得电容器具有的电容量变大,从而提升半导体器件的存储性能。所述半导体器件的制作方法包括:提供一基底。在基底上形成至少一个叠层结构。每个叠层结构包括牺牲层、以及位于牺牲层上的支撑结构,牺牲层和支撑结构内开设有过孔。在过孔的孔壁和孔底形成下电极。采用湿法刻蚀方式去除预定高度的牺牲层。采用干法刻蚀方式去除剩余牺牲层。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top